ADSP-2183x/ADSP-SC83x數(shù)字信號處理器深度解析

在電子工程領(lǐng)域，數(shù)字信號處理器（DSP）的性能和功能對于各類應用的實現(xiàn)起著至關(guān)重要的作用。今天，我們就來深入探討一下ADSP-2183x/ADSP-SC83x系列DSP，看看它究竟有哪些獨特之處。

文件下載：ADSP-21834.pdf

一、產(chǎn)品概述

ADSP-2183x/ADSP-SC83x屬于SHARC?-FX家族產(chǎn)品，其SHARC-FX核心采用單指令多數(shù)據(jù)（SIMD）矢量浮點架構(gòu)，大多數(shù)組合下每個周期最多可發(fā)出四條指令。該系列處理器的SHARC-FX核心處理速度最高可達1 GHz，還配備了高達2 MB的L2內(nèi)存，非常適合低延遲應用。其中，ADSP-SC834/SC835除了SHARC-FX核心外，還集成了Arm? Cortex?-M33，為應用提供了更豐富的連接選項。

從這些對比中可以明顯看出，SHARC-FX核心在性能上有了顯著提升。

工程師在選擇處理器時，可以根據(jù)具體的應用需求，參考這些特性來做出合適的決策。

二、核心特性

（一）SHARC-FX處理器核心

SHARC-FX是由ADI和Cadence聯(lián)合開發(fā)的DSP核心，它并非與SHARC和SHARC+ DSP核心的指令集架構(gòu)（ISA）兼容。其具有以下幾個顯著特點：

1. 4 - Way VLIW：每個周期可發(fā)出1到4個操作，指令寬度為16到128位。每個周期可執(zhí)行加載、存儲、標量ALU操作、第二個加載或ALU操作、矢量ALU操作或矢量ALU乘法累加操作。
2. 256 - Bit SIMD：這個寬SIMD單元可分為8、16、32或64位寬的通道。例如，該單元每個周期可執(zhí)行8個32位乘法累加操作。矢量的每個通道可通過布爾寄存器啟用或禁用，以實現(xiàn)條件操作。還支持整個矢量的置換，用于小表查找，并且增加了對快速直方圖的支持。
3. DSP特性：支持循環(huán)計數(shù)器、循環(huán)尋址和定點算術(shù)，具有20、40和80位累加器、二進制點移位和舍入以及飽和功能。
4. 數(shù)據(jù)類型支持：能處理所有主要數(shù)據(jù)類型，包括8、16、32和64位整數(shù)，8、16和32位定點（實數(shù)和復數(shù)），以及32和64位浮點（實數(shù)和復數(shù)）。
5. L1數(shù)據(jù)緩存和RAM：包含256 kB數(shù)據(jù)緩存、512 kB數(shù)據(jù)RAM、32 kB指令緩存和64 kB指令RAM。緩存采用回寫或直寫方式，使用64B行，四路關(guān)聯(lián)且采用LRU替換策略。所有內(nèi)存都采用ECC保護。
6. 內(nèi)存保護單元（MPU）：雖然內(nèi)存是物理尋址的，但ADSP-2183x/ADSP-SC83x的MPU可控制多達32個可變大小地址范圍的訪問和緩存行為。
7. 高級算術(shù)：通過融合乘法累加支持高精度浮點運算，還具備精確平方根和倒數(shù)的種子。處理器核心可執(zhí)行高效但不精確的浮點錯誤檢查，也能在定點飽和時中斷。log2f和exp2f操作可在一個周期內(nèi)執(zhí)行，這些操作可用于單周期倒數(shù)、平方根、除法和冪運算，但精度較低。編譯器能識別標準函數(shù)的矢量版本，如sinf和sqrtf操作，并可自動向量化包含它們的循環(huán)。
8. 內(nèi)置中斷控制器：ADSP-2183x/ADSP-SC83x處理器配備236輸入矢量中斷控制器。每個輸入可以是高電平或低電平有效，邊沿或電平觸發(fā)，并且可以有15個優(yōu)先級之一。
9. 內(nèi)置直接內(nèi)存訪問引擎（iDMA）：提供一個快速、低延遲的DMA控制器，用于在數(shù)據(jù)RAM之間移動數(shù)據(jù)塊。
10. CoreSight調(diào)試：采用Arm? CoreSightTM SoC - 600調(diào)試標準，具有斷點、觀察點和PC跟蹤功能。還可以對各種事件進行計數(shù)，如緩存未命中和流水線停頓，用于性能分析。使用第三方仿真器時，仿真器必須支持CoreSight SoC - 600。

（二）Arm Cortex - M33處理器（僅ADSP - SC834/SC835）

ADSP-SC834/SC835中的Arm Cortex-M33處理器具有低門數(shù)、高能效的特點，具體特性如下：

• 64 kB指令RAM和128 kB數(shù)據(jù)RAM。
• 順序發(fā)布流水線。
• 采用Arm? Thumb? - 2技術(shù)。
• 嵌套矢量中斷控制器（NVIC）與處理器緊密集成。
• 浮點單元（FPU）支持單精度算術(shù)。
• 通過嵌入式跟蹤宏單元（ETM）接口支持跟蹤。
• 具備Arm? TrustZone?安全擴展。
• 擁有Armv8 - M DSP擴展。
• 內(nèi)存保護單元（MPU）具有16個安全區(qū)域和16個非安全區(qū)域。

NVIC與Arm Cortex-M33核心緊密集成，可實現(xiàn)低延遲中斷處理，其功能包括最多236個外部中斷、16級中斷、動態(tài)中斷優(yōu)先級重新排序、優(yōu)先級分組、支持尾鏈和中斷的延遲到達，以及安全中斷優(yōu)先級高于非安全中斷。

三、系統(tǒng)架構(gòu)

（一）系統(tǒng)L2內(nèi)存

SHARC-FX核心、Arm Cortex-M33核心和系統(tǒng)DMA通道可使用高達16 Mb（2 MB）的系統(tǒng)L2 SRAM內(nèi)存。L2 SRAM塊最多可分為八個存儲體，以支持對L2內(nèi)存端口的并發(fā)訪問。SHARC-FX核心對L2內(nèi)存空間的訪問是多周期訪問。該內(nèi)存空間可用于多種情況，如加速器和外設的源和目標內(nèi)存，避免訪問外部內(nèi)存；作為DMA描述符的存儲位置；為SHARC-FX核心存儲額外數(shù)據(jù)，以避免外部內(nèi)存延遲并減少外部內(nèi)存帶寬；以及存儲SHARC-FX核心緩存的數(shù)據(jù)。

（二）一次性可編程內(nèi)存（OTP）

處理器具有7 kb的一次性可編程（OTP）內(nèi)存，可通過內(nèi)存映射訪問。該內(nèi)存可使用自定義密鑰進行編程，支持安全啟動和安全操作。

（三）I/O內(nèi)存空間

映射的I/O包括SPI1/SPI2/xSPI內(nèi)存地址空間。

（四）系統(tǒng)交叉開關(guān)（SCBs）

系統(tǒng)交叉開關(guān)（SCBs）是片上系統(tǒng)總線互連的基本構(gòu)建模塊，采用交換矩陣風格。SCBs將系統(tǒng)總線請求者連接到系統(tǒng)總線完成者，提供多個總線請求者和多個總線完成者之間的并發(fā)數(shù)據(jù)傳輸。由多個SCBs構(gòu)建的分層模型提供了高效的功率和面積系統(tǒng)互連。其特點包括高效的流水線總線傳輸協(xié)議、全雙工總線操作、并發(fā)總線傳輸支持以及選擇性總線互連保護的保護模型。

（五）直接內(nèi)存訪問（DMA）

處理器使用直接內(nèi)存訪問（DMA）在內(nèi)存空間內(nèi)或內(nèi)存空間與外設之間傳輸數(shù)據(jù)。處理器可以指定數(shù)據(jù)傳輸操作，然后在完全集成的DMA控制器獨立執(zhí)行數(shù)據(jù)傳輸時返回正常處理。DMA傳輸可以在內(nèi)存和外設之間或一個內(nèi)存和另一個內(nèi)存之間進行。每個內(nèi)存到內(nèi)存的DMA流使用兩個通道：源通道和目標通道。所有DMA通道都可以在所有片上和片外內(nèi)存之間傳輸數(shù)據(jù)。程序可以使用基于描述符或基于寄存器的兩種DMA傳輸類型。基于寄存器的DMA允許處理器直接對DMA控制寄存器進行編程以啟動DMA傳輸，完成后，DMA控制寄存器會自動更新為原始設置值以進行連續(xù)傳輸?；诿枋龇腄MA傳輸需要存儲在內(nèi)存中的一組參數(shù)來啟動DMA序列，并且可以通過編程DMA通道在當前序列完成后自動設置并啟動另一個DMA傳輸，從而將多個DMA序列鏈接在一起。

四、安全與安全特性

（一）Arm TrustZone

ADSP-SC83x處理器提供集成到Arm Cortex-M33處理器中的TrustZone技術(shù)，該技術(shù)可在整個系統(tǒng)架構(gòu)中擴展安全狀態(tài)。

（二）加密硬件加速器

支持基于標準的硬件加速加密、解密、認證和真隨機數(shù)生成。支持的硬件加速加密算法包括AES（ECB、CBC、ICM和CTR模式，128位、192位和256位密鑰）、DES（ECB和CBC模式，56位密鑰）、3DES（ECB和CBC模式，3x 56位密鑰）和ARC4（有狀態(tài)和無狀態(tài)模式，最多128位密鑰）。支持的硬件加速哈希函數(shù)包括SHA - 1、SHA - 2（224位和256位摘要）、HMAC變換（SHA - 1和SHA - 2）和MD5。還提供公鑰加速器（PKA）以卸載計算密集型公鑰加密操作。同時具備基于硬件的非確定性隨機數(shù)生成器和偽隨機數(shù)生成器。安全啟動功能通過224位和256位橢圓曲線數(shù)字簽名確保啟動流的完整性和真實性，還可選擇通過AES - 128加密確保機密性。此外，還提供密碼保護的安全調(diào)試功能，僅允許受信任的用戶使用調(diào)試工具訪問系統(tǒng)。

（三）系統(tǒng)保護單元（SPU）

系統(tǒng)保護單元（SPU）通過提供寫保護機制，防止意外或不必要地訪問外設的MMR空間。用戶可以選擇并配置受保護的外設，以及配置外設要防范的系統(tǒng)MMR請求者。SPU也是安全架構(gòu)的一部分，除了提供寫保護功能外，還用于定義系統(tǒng)中的哪些資源是安全的或非安全的，并阻止非安全請求者訪問安全資源。

（四）系統(tǒng)內(nèi)存保護單元（SMPU）

系統(tǒng)內(nèi)存保護單元（SMPU）提供對定義內(nèi)存區(qū)域的讀和/或?qū)懯聞盏膬?nèi)存保護。ADSP-2183x/ADSP-SC83x處理器中除了SHARC-FX L1外的每個內(nèi)存空間都有SMPU單元。SMPU也是安全架構(gòu)的一部分，允許用戶防止任意讀和/或?qū)懯聞?，并將?nèi)存區(qū)域定義為安全的，防止非安全請求者訪問這些內(nèi)存區(qū)域。

需要注意的是，ADI不保證這些安全特性能提供絕對安全。

五、安全特性

（一）ECC保護的SHARC-FX核心L1內(nèi)存

SHARC-FX L1內(nèi)存空間中的SRAM和緩存由SECDEC保護。單比特錯誤會自動糾正并寫回，多比特錯誤會重試幾次，然后引發(fā)異常。緩存標簽和BTB也以同樣的方式受到保護。

（二）ECC保護的L2內(nèi)存

糾錯碼（ECC）可糾正單事件翻轉(zhuǎn)。L2內(nèi)存由單錯誤糾正/雙錯誤檢測（SEC/DED）碼保護。默認情況下，ECC是啟用的，但可以按存儲體禁用。單比特錯誤會透明糾正，如果啟用，雙比特錯誤可以發(fā)出系統(tǒng)事件或故障。ECC保護對用戶完全透明，即使L2內(nèi)存由8位或16位實體讀寫。

（三）奇偶校驗和ECC保護的外設內(nèi)存

以下外設內(nèi)存添加了奇偶校驗保護：ASRC、IIR、FIR、CRYPTO、EMAC、MLB和TRACE。CAN FD內(nèi)存由ECC保護。

（四）循環(huán)冗余校驗（CRC）保護的內(nèi)存

CRC引擎可保護L1、L2甚至L3（DDR3L）內(nèi)存的系統(tǒng)錯誤（指針錯誤）和靜態(tài)內(nèi)容（指令代碼）。處理器具有兩個嵌入在內(nèi)存到內(nèi)存DMA控制器中的CRC引擎。在內(nèi)存?zhèn)鬏斊陂g，可以自動計算或比較CRC校驗和?；蛘?，單個DMA工作單元可以根據(jù)DMA描述符鏈指令連續(xù)清理單個或多個內(nèi)存區(qū)域。CRC引擎還保護啟動過程中加載的數(shù)據(jù)。

（五）信號看門狗

16個通用（GP）定時器具有監(jiān)測片外信號的模式?？撮T狗周期模式監(jiān)測外部信號的周期是否在預期范圍內(nèi)，看門狗寬度模式監(jiān)測外部信號的脈沖寬度是否在預期范圍內(nèi)。這兩種模式有助于檢測系統(tǒng)級信號的意外翻轉(zhuǎn)或無翻轉(zhuǎn)情況。

（六）系統(tǒng)事件控制器（SEC）

除了系統(tǒng)事件，系統(tǒng)事件控制器（SEC）還支持故障管理，包括故障動作配置、超時、內(nèi)部指示（通過系統(tǒng)中斷）、外部指示（通過SYS_FAULT引腳）和系統(tǒng)復位。

（七）內(nèi)存錯誤控制器（MEC）

內(nèi)存錯誤控制器（MEC）管理來自核心和外設的內(nèi)存奇偶校驗/ECC錯誤和警告，并發(fā)出中斷和觸發(fā)信號。

六、處理器外設

（一）動態(tài)內(nèi)存控制器（DMC）

16位動態(tài)內(nèi)存控制器（DMC）與DDR3L（JESD79 - 3F）接口，支持512 Mb到8 Gb的內(nèi)存。還添加了一個預取緩沖區(qū)（PFB）以提高讀取訪問性能，啟用PFB時，它支持可選的預測預取，可改善非線性訪問模式的性能。

（二）數(shù)字音頻接口（DAI）

處理器支持兩個相同的數(shù)字音頻接口（DAI）單元。DAI可以通過信號路由單元（SRU）將各種外設連接到任何DAI引腳。SRU是一個矩陣路由單元（或多路復用器組），可在軟件控制下實現(xiàn)每個DAI實例提供的外設之間的互連。DAI包括SPORTs、ASRC、S/PDIF、PCG和PDM等外設。DAI_PINx引腳緩沖器可用于改變輸入信號的極性，也可作為GPIO引腳使用。DAI輸入信號可在上升沿、下降沿或兩者觸發(fā)中斷。

（三）其他外設

還包括串行端口（SPORT）、異步采樣率轉(zhuǎn)換器（ASRC）、S/PDIF兼容數(shù)字音頻接收器/發(fā)送器、精密時鐘發(fā)生器（PCG）、脈沖密度調(diào)制（PDM）麥克風接口、通用異步接收器/發(fā)送器（UART）端口、串行外設接口（SPI）端口、xSPI（帶八進制和HyperBus支持）、鏈接端口（LP）、以太網(wǎng)媒體訪問控制器（EMAC）、控制器區(qū)域網(wǎng)絡（CAN FD）、脈沖寬度調(diào)制器（PWM）單元、定時器、通用計數(shù)器（CNT）、內(nèi)務管理模數(shù)轉(zhuǎn)換器（HADC）、媒體本地總線（MediaLB）、2線控制器接口（TWI）和通用I/O（GPIO）等外設，每個外設都有其獨特的功能和應用場景。