深入剖析LTC6952：高性能時鐘發(fā)生器的卓越之選

在當今高速發(fā)展的電子領域，對于高性能、低抖動時鐘發(fā)生器的需求日益增長。LTC6952作為一款杰出的產(chǎn)品，以其卓越的性能和豐富的功能，為工程師們解決了諸多時鐘設計難題。本文將詳細剖析LTC6952的特性、應用以及設計要點，幫助電子工程師更好地了解和運用這款產(chǎn)品。

文件下載：LTC6952.pdf

一、LTC6952的特性亮點

1. 超低抖動性能

LTC6952擁有令人矚目的超低抖動特性。其輸出抖動極低，如在積分帶寬為12kHz至20MHz、頻率達到4.5GHz時，附加輸出抖動小于6fs RMS；采用ADC SNR方法測量時，附加輸出抖動為65fs RMS。這種超低抖動性能對于對時鐘精度要求極高的應用，如高速數(shù)據(jù)轉換器、無線通信等至關重要，能夠顯著提高系統(tǒng)的性能和穩(wěn)定性。

2. 豐富的輸出功能

該芯片具備十一個獨立的低噪聲輸出，這些輸出可進行靈活配置。既可以作為設備時鐘，也能作為SYSREF信號，為系統(tǒng)設計提供了極大的靈活性。同時，每個輸出都有可編程的粗數(shù)字和細模擬延遲功能，能夠精確調整輸出信號的相位和延遲，滿足不同應用場景的需求。

3. JESD204B/C支持

LTC6952支持JESD204B/C標準，特別是Subclass 1 SYSREF信號生成。這使得它在高速數(shù)據(jù)轉換器和數(shù)字信號處理系統(tǒng)中具有廣泛的應用前景，能夠方便地實現(xiàn)多芯片同步和數(shù)據(jù)對齊，確保系統(tǒng)的高效運行。

4. 多芯片同步技術

采用了EZSync?和ParallelSync?多芯片同步協(xié)議，能夠輕松實現(xiàn)多個LTC6952芯片之間的時鐘同步。這種同步技術具有低抖動和高精度的特點，為大規(guī)模時鐘分配系統(tǒng)提供了可靠的解決方案。

5. 低相位噪聲

在歸一化帶內相位噪聲方面表現(xiàn)出色，達到了 -229dBc/Hz的優(yōu)異指標，歸一化帶內1/f噪聲更是低至 -281dBc/Hz。低相位噪聲能夠有效減少時鐘信號的干擾，提高系統(tǒng)的信噪比和信號質量。

6. 寬工作溫度范圍

其工作結溫范圍為 -40°C至125°C，能夠適應各種惡劣的工作環(huán)境，保證在不同溫度條件下都能穩(wěn)定工作，為工業(yè)和汽車等領域的應用提供了可靠保障。

二、LTC6952的典型應用

1. 高性能數(shù)據(jù)轉換器時鐘

在高速數(shù)據(jù)采集和處理系統(tǒng)中，數(shù)據(jù)轉換器（如ADC和DAC）對時鐘信號的精度和抖動非常敏感。LTC6952的超低抖動和豐富的輸出功能，使其成為高性能數(shù)據(jù)轉換器時鐘的理想選擇。它能夠為數(shù)據(jù)轉換器提供精確的時鐘信號，確保數(shù)據(jù)轉換的準確性和穩(wěn)定性。

2. 無線基礎設施

無線通信系統(tǒng)需要高精度的時鐘來保證信號的調制、解調以及數(shù)據(jù)傳輸?shù)臏蚀_性。LTC6952的高性能特點能夠滿足無線基礎設施對于時鐘的嚴格要求，如基站、無線接入點等設備中的時鐘分配和同步。

3. 測試和測量

在測試和測量儀器中，精確的時鐘信號是保證測量精度和穩(wěn)定性的關鍵。LTC6952的高精度和低抖動特性，使其能夠為測試和測量設備提供可靠的時鐘源，確保測量結果的準確性。

三、LTC6952的內部結構與工作原理

1. PLL核心

LTC6952內置了一個鎖相環(huán)（PLL）核心，主要由參考分頻器、相位頻率檢測器（PFD）、超低噪聲電荷泵和整數(shù)反饋分頻器組成。參考分頻器（R）將輸入的參考頻率進行分頻，得到適合PFD比較的頻率；PFD根據(jù)參考分頻器和反饋分頻器（N）的輸出信號的相位差，產(chǎn)生相應的脈沖信號控制電荷泵；電荷泵將PFD的脈沖信號轉換為電流信號，驅動外部的環(huán)路濾波器；環(huán)路濾波器對電荷泵的輸出進行濾波，產(chǎn)生控制電壓來調整VCO的頻率，使其輸出頻率穩(wěn)定在所需的值。

2. 輸出分頻器和延遲

十一個獨立的輸出分頻器（M0 - M10）直接由VCO輸入緩沖器驅動，將VCO的頻率進行分頻，得到所需的輸出頻率。每個輸出都有獨立的數(shù)字延遲（DDELx）和模擬延遲（ADELx）功能。數(shù)字延遲可以通過編程實現(xiàn)整數(shù)倍的VCO半周期延遲，而模擬延遲則可以在較小的步長內進一步精確調整輸出延遲時間。這種精細的延遲調整功能能夠滿足不同應用對輸出信號相位和延遲的要求。

3. 同步和SYSREF生成

LTC6952具備強大的同步和SYSREF生成功能。通過EZS_SRQ輸入或軟件信號（SSRQ），可以實現(xiàn)所有輸出的同步，使其具有已知的相位對齊關系。在JESD204B/C應用中，還可以根據(jù)需要生成SYSREF信號，包括自由運行、門控和有限脈沖等多種模式，為多芯片系統(tǒng)的數(shù)據(jù)對齊提供了有效的解決方案。

四、LTC6952的設計要點

1. 環(huán)路濾波器設計

穩(wěn)定的PLL系統(tǒng)需要精心設計外部環(huán)路濾波器。設計環(huán)路濾波器時，可以參考LTC6952Wizard應用工具，它能輔助進行系統(tǒng)的設計和仿真。一般建議使用三階環(huán)路濾波器以獲得最佳的相位噪聲和雜散性能。設計步驟如下：

• 確定輸出頻率：根據(jù)應用需求，利用公式 (f{VCO}=f{REF} cdot N / R) 和 (f{OUTx}=f{VCO} / Mx) 確定所需的輸出頻率，同時調整R、N和Mx的值，滿足頻率約束條件，并盡量使用最小的R值。
• 選擇開環(huán)帶寬：開環(huán)帶寬（BW）應至少小于PFD頻率的10倍，以保證系統(tǒng)的穩(wěn)定性。通常在數(shù)據(jù)轉換器應用中，帶寬會設置在VCO噪聲和帶內噪聲的最佳交點處。
• 選擇環(huán)路濾波器組件：根據(jù)公式 (BW cong I{CP} cdot R{Z} cdot K{VCO} /(2 cdot pi cdot N)) 計算 (R{Z}) 的值，其中 (I{CP}) 為電荷泵電流，(K{VCO}) 為VCO增益因子。然后根據(jù) (R{Z}) 的值，使用公式 (C{1}=4 /(pi cdot BW cdot R{Z}))、(C{P}=1 /(12 cdot pi cdot BW cdot R{Z}))、(C{2}=1 /(18 cdot pi cdot BW cdot R{Z})) 和 (R{1}=R{Z}) 計算 (C{1})、(C{P})、(C{2}) 和 (R_{1}) 的值。

2. 數(shù)字和模擬輸出延遲

數(shù)字延遲（DDELx）以VCO半周期為單位，可以通過公式 (t{DDELx}=DDELx /(2 cdot f{VCO})) 計算延遲時間。模擬延遲（ADELx）對于校正PCB布線引起的信號時序差異非常有用，但使用時要注意會對抖動性能產(chǎn)生一定影響，建議盡量在SYSREF路徑中使用。模擬延遲時間可以根據(jù)公式進行近似計算，對于 (ADELx < 32)，(t{ADELx}=[(11.25 cdot ADELx + 93.8)^{-2.5}+(0.00285 cdot f{OUTx})^{2.5}]^{-0.4})；對于 (ADELx = 32) 至63，(t_{ADELx}=[(26 cdot ADELx - 517)^{-2.5}])。

3. 參考輸入和VCO輸入

參考輸入信號的質量對PLL的性能至關重要。為了達到芯片的帶內相位噪聲性能，建議輸入至少6dBm的正弦波信號或至少0.5VP - P的方波信號，且信號的轉換速率至少為20V/μs。VCO輸入信號的頻率范圍為DC至4.5GHz，其最大幅度為1.6VP - P，同樣需要低噪聲和高轉換速率（至少100V/μs）。當VCO輸入轉換速率小于2V/ns時，可以啟用內部寬帶噪聲濾波電路（FILTV = 1）以提高相位噪聲性能。

4. PCB布局和電源旁路

在PCB布局時，要特別注意電源旁路和接地設計，以減少電源去耦和接地電感。所有電源 (V^{+}) 引腳都應使用0.01μF或0.1μF的陶瓷電容直接旁路到接地平面，且盡量靠近引腳。接地連接應使用多個過孔到接地平面，以降低接地電阻和電感。芯片的外露焊盤是接地連接，必須直接焊接到PCB焊盤上，并通過多個熱過孔連接到接地平面，以保證良好的熱性能和電氣性能。

五、設計實例分析

1. JESD204B/C EZSync獨立設計實例

以一個包含兩個JESD204B/C ADC、兩個JESD204B/C DAC和一個JESD204B/C兼容FPGA的系統(tǒng)為例，該系統(tǒng)需要11個獨立的時鐘和SYSREF信號。

• 確定分頻器值：根據(jù)公式計算出R = 1，fPFD = 100MHz，N = 40。
• 選擇環(huán)路帶寬：使用LTC6952Wizard工具，確定最佳的環(huán)路帶寬為16kHz。
• 選擇環(huán)路濾波器組件：選擇 (I{CP}=11.2mA)，計算出 (R{Z}=71.5Omega)，(C{1}=1.2mu F)，(C{P}=22nF)，(C{2}=15nF)，(R{1}=71.5Omega)。
• 確定輸出模式和分頻值：根據(jù)系統(tǒng)需求，確定每個輸出的模式（時鐘、SYSREF或SYNC/SRQ直通）和分頻值。
• 確定數(shù)字延遲值：通過計算，確定每個輸出的數(shù)字延遲值，以保證SYSREF信號與對應的設備時鐘具有正確的相位關系。
• 編程和同步：將計算得到的分頻器值、輸出延遲和其他設置編程到芯片中，然后進行同步操作，使輸出信號具有已知的相位對齊關系。

2. JESD204B/C EZSync多芯片設計實例

對于一個包含四個JESD204B/C ADC、四個JESD204B/C DAC和一個JESD204B/C兼容FPGA的系統(tǒng)，需要19個獨立的時鐘和SYSREF信號。根據(jù)系統(tǒng)需求，選擇EZSync多芯片協(xié)議，使用一個控制器（LTC6952）和一個跟隨器（LTC6953）。設計步驟與上述獨立設計實例類似，但需要考慮控制器和跟隨器之間的同步和信號傳輸問題。例如，控制器的輸出需要驅動跟隨器的VCO輸入和EZS_SRQ引腳，并且需要進行適當?shù)难舆t調整，以保證所有輸出信號的同步。

3. JESD204B/C ParallelSync設計實例

在一個包含八個JESD204B/C ADC和一個JESD204B/C兼容FPGA的系統(tǒng)中，需要19個獨立的時鐘和SYSREF信號。根據(jù)系統(tǒng)需求，選擇ParallelSync多芯片協(xié)議，使用一個LTC6953作為參考分配芯片和兩個LTC6952并行工作。設計過程中需要注意參考信號的同步和分配，以及各芯片之間的同步信號（EZS_SRQ）的時序控制。同時，為了減小芯片間的相位偏差，可以設置RAO位為1，但會導致PLL帶內噪聲略有下降（< 1.0dB）。

六、總結

LTC6952作為一款高性能的時鐘發(fā)生器，具有超低抖動、豐富的輸出功能、JESD204B/C支持和多芯片同步等諸多優(yōu)點，廣泛應用于高性能數(shù)據(jù)轉換器、無線基礎設施和測試測量等領域。在設計過程中，需要重點關注環(huán)路濾波器設計、數(shù)字和模擬輸出延遲、參考輸入和VCO輸入以及PCB布局和電源旁路等方面，以確保系統(tǒng)的性能和穩(wěn)定性。通過以上詳細的剖析和設計實例分析，相信電子工程師們對LTC6952有了更深入的了解，能夠在實際應用中更好地發(fā)揮其優(yōu)勢，設計出更加優(yōu)秀的電子系統(tǒng)。你在使用LTC6952的過程中遇到過哪些有趣的挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。