深入剖析 LTC6954：高性能時(shí)鐘分配器的卓越之選

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘分配器對(duì)于確保系統(tǒng)的穩(wěn)定運(yùn)行和高性能表現(xiàn)起著至關(guān)重要的作用。今天，我們將深入探討 Linear Technology 公司的 LTC6954 低相位噪聲、三輸出時(shí)鐘分配器/驅(qū)動(dòng)器，詳細(xì)了解其特性、應(yīng)用及設(shè)計(jì)要點(diǎn)。

文件下載：LTC6954.pdf

一、LTC6954 概述

LTC6954 是一系列超低相位噪聲的時(shí)鐘分配部件，提供三個(gè)輸出，每個(gè)輸出都配備可編程的分頻器和延遲塊。該系列包含四個(gè)成員，它們的區(qū)別在于輸出邏輯信號(hào)類型：

• LTC6954 - 1：三個(gè) LVPECL 輸出
• LTC6954 - 2：兩個(gè) LVPECL 和一個(gè) LVDS/CMOS 輸出
• LTC6954 - 3：一個(gè) LVPECL 和兩個(gè) LVDS/CMOS 輸出
• LTC6954 - 4：三個(gè) LVDS/CMOS 輸出

二、關(guān)鍵特性解讀

低噪聲時(shí)鐘分配

LTC6954 非常適合高速/高分辨率 ADC 時(shí)鐘應(yīng)用，其附加抖動(dòng)極低，在 12kHz 至 20MHz 范圍內(nèi)小于 20fsRMS，在 10Hz 至奈奎斯特頻率范圍內(nèi)小于 85fsRMS。最大輸入頻率方面，LTC6954 - 1 在 (DELAY = 0) 時(shí)可達(dá) 1.8GHz，其他型號(hào)及 LTC6954 - 1 在 (DELAY > 0) 時(shí)為 1.4GHz。

多輸出與可編程性

它具有三個(gè)獨(dú)立的低噪聲輸出，提供四種輸出組合。每個(gè)輸出都有獨(dú)立的可編程分頻器，可將輸入頻率除以 1 到 63 之間的任意整數(shù)；還有獨(dú)立的可編程延遲，可延遲 0 到 63 個(gè)輸入時(shí)鐘周期。輸出占空比始終為 50%，不受分頻系數(shù)影響。

EZSync 時(shí)鐘同步

LTC6954 支持 Linear Technology 的 EZSync 系統(tǒng)，可實(shí)現(xiàn)完美的時(shí)鐘同步和對(duì)齊，確保多個(gè)設(shè)備的輸出時(shí)鐘信號(hào)在時(shí)間上保持一致。

寬溫度范圍

其結(jié)溫范圍為 -40°C 至 105°C，能適應(yīng)各種惡劣的工作環(huán)境。

三、電氣特性分析

輸入特性

輸入頻率范圍根據(jù)型號(hào)和延遲設(shè)置有所不同，最大可達(dá) 1.8GHz。輸入信號(hào)電平單端為 0.2 - 1.5Vp - p，輸入擺率至少為 100V/μs，輸入占空比為 50%，自偏置電壓為 1.9 - 2.2V。

輸出特性

不同輸出類型（LVPECL、LVDS、CMOS）具有不同的頻率范圍和電氣參數(shù)。例如，LVPECL 輸出頻率最高可達(dá) 1.8GHz（LTC6954 - 1， (DELAY = 0) ），差分電壓在不同終止條件下有所差異；LVDS 輸出頻率在不同電流模式下分別可達(dá) 800MHz 和 1400MHz；CMOS 輸出頻率最高為 250MHz。

相位噪聲和抖動(dòng)

文檔詳細(xì)給出了不同輸入頻率和分頻系數(shù)下的相位噪聲和抖動(dòng)數(shù)據(jù)，為設(shè)計(jì)人員評(píng)估時(shí)鐘信號(hào)質(zhì)量提供了重要依據(jù)。例如，在 (f_{IN} = 622.08MHz) ， (Mx[5: 0] = 1) 時(shí)，LVPECL 輸出在 10Hz 偏移處的相位噪聲為 -130dBc/Hz，12kHz 至 20MHz 積分帶寬內(nèi)的抖動(dòng)為 20fsRMS。

四、操作原理詳解

時(shí)鐘分配

LTC6954 的時(shí)鐘分配部分接收輸入信號(hào)，根據(jù)所選的 LTC6954 型號(hào)和 OUTxSEL 引腳的連接，提供三種輸出信號(hào)。每個(gè)輸出路徑包括輸出分頻器、輸入時(shí)鐘周期延遲塊和輸出驅(qū)動(dòng)器。

輸出分頻器（M）

每個(gè)時(shí)鐘分配路徑都有一個(gè) 6 位輸出分頻器，可將輸入頻率按編程的分頻系數(shù) M 進(jìn)行分頻，M 可設(shè)置為 1 到 63 之間的任意整數(shù)。

輸入時(shí)鐘周期延遲（DEL）

輸入周期延遲塊用于與同步輸入引腳 SYNC 配合，實(shí)現(xiàn)不同時(shí)鐘輸出的相位對(duì)齊。延遲周期可設(shè)置為 0 到 63 之間的任意整數(shù)。

EZSync 時(shí)鐘輸出同步

通過脈沖 CMOS 邏輯兼容的 SYNC 輸入引腳，可輕松實(shí)現(xiàn)單個(gè)獨(dú)立部件或多個(gè)部件的時(shí)鐘輸出同步。單個(gè)部件同步時(shí)，需要在 SYNC 輸入上施加至少 1ms 持續(xù)時(shí)間的 CMOS 邏輯脈沖；多個(gè)部件同步時(shí)，所有部件需共享一個(gè) SYNC 輸入，且 SYNC 脈沖的偏斜不超過 10μs，持續(xù)時(shí)間至少為 1ms。

串行端口

LTC6954 通過 SPI 兼容的串行端口進(jìn)行芯片控制，支持單字節(jié)和多字節(jié)傳輸，還具備寄存器地址自動(dòng)遞增功能，方便進(jìn)行數(shù)據(jù)讀寫操作。

五、應(yīng)用信息與設(shè)計(jì)要點(diǎn)

I/O 接口

• 輸入緩沖：輸入緩沖提供靈活的接口，可連接差分或單端頻率源。輸入信號(hào)頻率最大為 1.4GHz（LTC6954 - 1 在 (DELAY = 0) 時(shí)為 1.8GHz），信號(hào)擺幅應(yīng)小于 1.5VP - P，輸入頻率源應(yīng)具有低相位噪聲和至少 100V/μs 的擺率。
• LVPECL 輸出：適用于頻率高達(dá) 1.4GHz（LTC6954 - 1 在 (DELAY = 0) 時(shí)為 1.8GHz）的應(yīng)用，輸出驅(qū)動(dòng)器的偏置和終端配置靈活。內(nèi)部偏置適用于交流耦合應(yīng)用，可減少外部無源元件；禁用內(nèi)部偏置可使用標(biāo)準(zhǔn)的 LVPECL 偏置和終端網(wǎng)絡(luò)。
• LVDS/CMOS 輸出：LTC6954 - 2、LTC6954 - 3 和 LTC6954 - 4 可提供 LVDS 或 CMOS 輸出。LVDS 輸出模式下，輸出電流有兩種設(shè)置，可根據(jù)不同的終端配置和頻率要求進(jìn)行選擇；CMOS 輸出模式下，可通過編程 CMSINVx 位來控制輸出相位。

電源供應(yīng)

所有電源引腳（(V{A}^{+})、(V{D}^{+})、(V{IN}^{+})、(V{OUT0}^{+})、(V{OUT1}^{+})、(V{OUT2}^{+})）的供應(yīng)范圍為 3.15V 至 3.45V，應(yīng)保持無噪聲和紋波。建議使用低阻抗電源平面，并在每個(gè)引腳或引腳對(duì)附近使用陶瓷電容進(jìn)行旁路。

PCB 布局

PCB 布局應(yīng)確保數(shù)字信號(hào)和模擬信號(hào)分開，使用頂層接地填充和接地過孔隔離信號(hào)。輸入和輸出信號(hào)應(yīng)使用傳輸線進(jìn)行布線，走線應(yīng)盡量短，以減少電容和干擾。

ADC 時(shí)鐘應(yīng)用

在 ADC 時(shí)鐘應(yīng)用中，LTC6954 的 LVPECL 輸出推薦用于最佳相位噪聲性能。為滿足 ADC 采樣時(shí)鐘輸入的要求，可采用近終端和遠(yuǎn)終端的傳輸線配置，以減少信號(hào)反射和噪聲。

六、總結(jié)

LTC6954 憑借其低相位噪聲、多輸出、可編程性和 EZSync 同步功能，成為高速、高分辨率 ADC 時(shí)鐘分配和低抖動(dòng)時(shí)鐘分配的理想選擇。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體應(yīng)用需求，合理選擇輸出類型、配置分頻和延遲參數(shù)，并注意 PCB 布局和電源供應(yīng)等方面的設(shè)計(jì)要點(diǎn)，以充分發(fā)揮 LTC6954 的性能優(yōu)勢(shì)。

你在使用 LTC6954 過程中遇到過哪些問題？或者對(duì)時(shí)鐘分配器的設(shè)計(jì)有什么獨(dú)特的見解？歡迎在評(píng)論區(qū)分享交流。