CS5371/CS5372：高性能低功耗ΔΣ調(diào)制器的卓越之選

在電子設(shè)計(jì)領(lǐng)域，對(duì)于高精度信號(hào)測(cè)量的需求日益增長(zhǎng)，尤其是在地球物理和聲學(xué)等應(yīng)用場(chǎng)景中。Cirrus Logic公司的CS5371和CS5372 ΔΣ調(diào)制器，憑借其出色的性能和靈活的設(shè)計(jì)，成為了眾多工程師的理想選擇。今天，咱們就來深入探討一下這兩款調(diào)制器的特點(diǎn)和應(yīng)用。

文件下載：CS5371-BSZR.pdf

一、核心特性速覽

架構(gòu)與性能

CS5371和CS5372采用了四階ΔΣ架構(gòu)，具有抗時(shí)鐘抖動(dòng)的能力。輸入電壓為5Vpp全差分，動(dòng)態(tài)范圍高，在215Hz帶寬（2ms輸出）下信噪比可達(dá)127dB，430Hz帶寬（1ms輸出）下為124dB。總諧波失真低，典型值為 -118dB，最大值為 -112dB。

功耗與封裝

這兩款調(diào)制器功耗極低，正常模式下每通道25mW，低功耗模式下每通道15mW。采用24引腳SSOP封裝，尺寸小巧，適合對(duì)空間要求較高的設(shè)計(jì)。

通道與電源配置

支持單通道或多通道系統(tǒng)，CS5371適用于單通道系統(tǒng)，CS5372適用于雙通道系統(tǒng)，還可組合實(shí)現(xiàn)三通道和四通道系統(tǒng)。電源配置靈活，支持單電源或雙電源，如VA+ = +5V; VA - = 0V; VD = +3.3V到 +5V 或 VA+ = +2.5V; VA - = -2.5V; VD = +3.3V。

二、技術(shù)細(xì)節(jié)剖析

模擬特性

在模擬特性方面，動(dòng)態(tài)范圍和總諧波失真表現(xiàn)優(yōu)異。在不同帶寬和工作模式下，都能保持較高的信噪比和低失真。輸入信號(hào)頻率范圍為DC - 1720Hz，輸入電壓范圍為5Vp - p，具有良好的共模抑制比和通道串?dāng)_特性。

數(shù)字特性

數(shù)字特性上，輸入輸出電壓和電流有明確的規(guī)范。高電平輸入電壓為0.6 * VD - VD，低電平輸入電壓為0 - 0.8V，輸出電壓和電流也有相應(yīng)的限制。

絕對(duì)最大額定值

了解絕對(duì)最大額定值對(duì)于正確使用調(diào)制器至關(guān)重要。包括電源電壓、輸入輸出電流、功耗、環(huán)境溫度等都有明確的限制，使用時(shí)需嚴(yán)格遵守，避免損壞器件。

開關(guān)特性

開關(guān)特性方面，MCLK頻率范圍為0.1 - 2.2MHz，占空比為40 - 60%，抖動(dòng)有一定的限制。信號(hào)的上升和下降時(shí)間也有規(guī)定，確保信號(hào)的穩(wěn)定傳輸。

三、性能表現(xiàn)評(píng)估

滿量程信號(hào)性能

通過1024點(diǎn)FFT圖可以看出，在31.25Hz輸入信號(hào)和1000SPS輸出字速率下，CS5371/72調(diào)制器的滿量程信號(hào)特性出色，諧波分量不超過 -120dB，信噪比為124.0dB，信號(hào)失真比為119.0dB。

噪聲性能

在 -24dB輸入信號(hào)和1000SPS輸出字速率下，調(diào)制器的噪聲特性優(yōu)異，平均噪聲分量始終低于 -150dB，動(dòng)態(tài)范圍為124.7dB。

四、信號(hào)輸入設(shè)計(jì)要點(diǎn)

差分輸入

采用差分輸入方式，使用INR +/ - 和INF +/ - 四個(gè)引腳，能有效提高小信號(hào)的動(dòng)態(tài)范圍，降低輸入放大器的增益要求。

抗混疊濾波器

為確保調(diào)制器的穩(wěn)定性和性能，必須對(duì)輸入信號(hào)進(jìn)行帶寬限制。推薦使用簡(jiǎn)單的單極點(diǎn)低通抗混疊濾波器，其 -3dB截止頻率應(yīng)根據(jù)調(diào)制器采樣時(shí)鐘進(jìn)行設(shè)置。在正常模式下，MCLK = 2.048MHz時(shí)，采樣時(shí)鐘為512kHz， -3dB截止頻率為8kHz；低功耗模式下，MCLK = 1.024MHz時(shí)，采樣時(shí)鐘為256kHz， -3dB截止頻率為4kHz。

輸入阻抗

由于采用動(dòng)態(tài)開關(guān)電容輸入架構(gòu)，輸入阻抗會(huì)隨MCLK變化。粗糙輸入阻抗約為24kΩ，精細(xì)輸入的有效輸入阻抗遠(yuǎn)高于粗糙輸入。

最大信號(hào)電平

調(diào)制器為四階，條件穩(wěn)定。若模擬輸入超出滿量程5%以上，可能會(huì)進(jìn)入振蕩狀態(tài)。此時(shí)，MFLAG引腳會(huì)發(fā)出錯(cuò)誤信號(hào)，需將輸入信號(hào)降低到滿量程范圍內(nèi)至少32個(gè)MCLK周期，調(diào)制器才能恢復(fù)穩(wěn)定。

五、輸入偏移處理

偏移啟用

當(dāng)模擬輸入接近共模電壓時(shí)，可通過OFST引腳消除空閑音調(diào)。OFST = 1時(shí)，會(huì)向調(diào)制器模擬輸入添加 -50mV的差分偏移，將空閑音調(diào)移出測(cè)量帶寬。

偏移漂移

偏移漂移特性受器件和電源電壓變化影響。為最小化偏移漂移，應(yīng)使用穩(wěn)定的電源，并選擇2.048MHz的MCLK。在2.048MHz MCLK下，偏移漂移約為5ppm/°C。

六、電壓參考輸入考量

參考配置

調(diào)制器設(shè)計(jì)使用2.5V電壓參考，可獲得最高的動(dòng)態(tài)范圍和最佳的信噪比。在單電源配置中，參考輸出連接到VREF + 引腳，VREF - 引腳接地；雙電源配置中，參考由VA + 和VA - 供電，VREF + 連接參考輸出，VREF - 連接VA - 。

輸入阻抗

VREF + 引腳的輸入阻抗與模擬信號(hào)輸入阻抗計(jì)算方式類似，2.048MHz MCLK時(shí)約為24kΩ。

增益精度和漂移

增益精度受電壓參考輸入變化影響，為最小化增益誤差，參考應(yīng)具有低輸出阻抗。增益漂移約為5ppm/°C，不受采樣率和電源變化影響。

七、數(shù)字濾波器接口

調(diào)制器時(shí)鐘

CS5371/72調(diào)制器需要在MCLK引腳提供CMOS兼容時(shí)鐘，MCLK內(nèi)部除以4生成調(diào)制器采樣時(shí)鐘。MCLK的帶內(nèi)抖動(dòng)應(yīng)小于300ps，頻率范圍為100kHz - 2.2MHz。較高的MCLK速率可提高動(dòng)態(tài)范圍，較低的MCLK速率可改善總諧波失真。

調(diào)制器數(shù)據(jù)

調(diào)制器通過MDATA引腳輸出ΔΣ串行比特流，比特率由調(diào)制器采樣時(shí)鐘決定。無信號(hào)輸入時(shí)，MDATA輸出的1密度為50%；正滿量程為86%，負(fù)滿量程為14%。

調(diào)制器同步

MSYNC信號(hào)用于同步模擬采樣時(shí)刻和數(shù)字輸出比特流。上升沿觸發(fā)，重置內(nèi)部MCLK計(jì)數(shù)器分頻器，確保采樣時(shí)刻和數(shù)據(jù)輸出與外部系統(tǒng)同步。

調(diào)制器標(biāo)志

當(dāng)模擬輸入超出滿量程5%以上，調(diào)制器可能不穩(wěn)定，MFLAG引腳會(huì)從低電平變?yōu)楦唠娖?，指示錯(cuò)誤狀態(tài)。輸入信號(hào)需在滿量程范圍內(nèi)至少32個(gè)MCLK周期，調(diào)制器才能恢復(fù)穩(wěn)定。

八、電源模式選擇

正常功率模式

LPWR = 0，MCLK = 2.048MHz時(shí)，每通道功耗25mW，性能最佳，適用于對(duì)轉(zhuǎn)換精度要求高的場(chǎng)合。

低功率模式

LPWR = 1，MCLK = 1.024MHz時(shí)，每通道功耗15mW，但動(dòng)態(tài)范圍會(huì)降低3dB，適用于對(duì)功耗要求較高的場(chǎng)景。

電源關(guān)閉模式

PWDN = 1，MCLK有效時(shí)，所選調(diào)制器通道停止工作，功耗降至1mW。

微功率模式

PWDN = 1，MCLK = 0時(shí)，調(diào)制器進(jìn)入微功率模式，功耗僅為10μW。

九、電源供應(yīng)設(shè)計(jì)

電源配置

支持單電源和雙電源配置，需滿足(VA +) - (VA -) < 6.8V和(VD) - (VA -) < 7.6V的條件。與數(shù)字濾波器配合使用時(shí)，調(diào)制器數(shù)字電源VD與濾波器I/O電源的電壓差應(yīng)不超過0.3V。

電源旁路

模擬和數(shù)字電源引腳應(yīng)使用0.01μF和10μF電容或單個(gè)0.1μF電容進(jìn)行去耦。

SCR鎖存考慮

VA - 引腳應(yīng)連接到最負(fù)的電源電壓，以防止SCR鎖存。模擬輸入應(yīng)進(jìn)行電壓限制，可使用反向偏置的肖特基二極管或限制輸入電流。

DC - DC轉(zhuǎn)換器考慮

對(duì)于電池供電的系統(tǒng)，應(yīng)選擇數(shù)字濾波器能抑制的頻率來操作DC - DC轉(zhuǎn)換器，以減少干擾。

電源抑制

調(diào)制器的電源抑制具有頻率依賴性，數(shù)字濾波器對(duì)高于其截止頻率的電源噪聲抑制能力達(dá)130dB以上，DC - 數(shù)字濾波器截止頻率之間的抑制能力約為90dB。

十、引腳說明

CS5371引腳

包括電源引腳、模擬輸入引腳、數(shù)字輸入引腳和數(shù)字輸出引腳，每個(gè)引腳都有明確的功能和作用。

CS5372引腳

與CS5371類似，但增加了第二通道的相關(guān)引腳，可實(shí)現(xiàn)雙通道信號(hào)處理。

十一、總結(jié)

CS5371和CS5372 ΔΣ調(diào)制器以其高性能、低功耗、靈活的配置和小巧的封裝，為地球物理和聲學(xué)等應(yīng)用提供了優(yōu)秀的解決方案。在設(shè)計(jì)過程中，工程師需要根據(jù)具體需求合理選擇電源模式、配置輸入輸出接口，并注意信號(hào)處理和電源供應(yīng)的細(xì)節(jié)，以充分發(fā)揮調(diào)制器的性能優(yōu)勢(shì)。大家在實(shí)際應(yīng)用中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享交流。