英特爾Arria V系列FPGA器件全面解析：特性、性能與應用考量

在當今高速發(fā)展的電子領域，F(xiàn)PGA（現(xiàn)場可編程門陣列）憑借其靈活性和可重構性，成為眾多電子工程師的首選器件。英特爾的Arria V系列FPGA以其卓越的性能和豐富的特性，在通信、工業(yè)控制、數(shù)據(jù)中心等多個領域得到廣泛應用。本文將深入剖析Arria V GX、GT、SX、ST以及GZ系列器件的關鍵特性、性能指標和配置要求，為電子工程師在設計過程中提供全面的參考。

文件下載：5ASTFD5K3F40I3N.pdf

一、Arria V GX、GT、SX、ST器件概述

Arria V GX、GT、SX、ST器件提供商業(yè)和工業(yè)級版本，商業(yè)級有–C4（最快）、–C5和–C6速度等級，工業(yè)級則有–I3和–I5速度等級。其涵蓋了豐富的功能，包括電氣特性、開關特性、配置規(guī)格和I/O時序等方面。

1.1 電氣特性

1.1.1 工作條件

• 絕對最大額定值：明確了器件的最大工作條件，如核心電壓電源（(V_{CC})）范圍為–0.50至1.43V等。超出這些范圍可能導致器件永久性損壞，長時間在絕對最大額定值下工作也會對器件產(chǎn)生不利影響。
• 最大允許過沖和下沖電壓：輸入信號在轉換過程中可能會出現(xiàn)過沖和下沖，文檔詳細規(guī)定了不同過沖電壓下允許的持續(xù)時間占比。例如，過沖到4.00V的信號在器件壽命內(nèi)只能占約15%的高電平時間。
• 推薦工作條件：列出了AC和DC參數(shù)的功能操作限制，包括核心電壓、外圍電路電源、配置引腳電源等的推薦電壓范圍。同時，對于不同速度等級的器件，其電源電壓要求也有所不同。

1.1.2 DC特性

• 電源電流和功耗：英特爾提供了基于Excel的早期功率估算器（EPE）和Quartus Prime功率分析器兩種工具來估算設計的功耗。EPE可在設計前提供器件功率的大致估算，而功率分析器則能在完成布局布線后，根據(jù)設計細節(jié)提供更準確的功率估算。
• I/O引腳泄漏電流：規(guī)定了輸入引腳和三態(tài)I/O引腳的泄漏電流范圍，確保器件在正常工作時的穩(wěn)定性。
• 總線保持規(guī)格：詳細列出了不同(V_{CCIO})電壓下的總線保持參數(shù)，包括維持電流、過驅動電流和觸發(fā)點等。
• OCT校準精度規(guī)格：如果啟用片上終端（OCT）校準，校準會在電源開啟時自動進行。文檔給出了不同設置下的校準精度和無校準電阻容差規(guī)格，以及OCT在溫度和電壓變化后的變化情況。
• 引腳電容：明確了輸入引腳、時鐘輸出/反饋引腳和(V_{REF})引腳的電容值。
• 熱插拔規(guī)格：規(guī)定了每個I/O引腳的DC和AC電流最大值，以及收發(fā)器發(fā)射和接收引腳的DC電流最大值。
• 內(nèi)部弱上拉電阻：除配置、測試和JTAG引腳外，所有I/O引腳都可選擇啟用弱上拉電阻，其阻值在不同(V_{CCIO})電壓下均為25kΩ。

1.1.3 I/O標準規(guī)格

涵蓋了單端I/O標準、單端SSTL、HSTL和HSUL I/O參考電壓規(guī)格、單端SSTL、HSTL和HSUL I/O標準信號規(guī)格、差分SSTL I/O標準、差分HSTL和HSUL I/O標準以及差分I/O標準規(guī)格等多個方面，為工程師在設計不同I/O接口時提供了詳細的參考。

1.2 開關特性

1.2.1 收發(fā)器性能規(guī)格

• 參考時鐘規(guī)格：規(guī)定了不同速度等級下的參考時鐘輸入頻率、上升時間、下降時間、占空比、峰 - 峰差分輸入電壓等參數(shù)，以及參考時鐘的相噪和抖動要求。
• 收發(fā)器時鐘規(guī)格：明確了固定時鐘頻率和重新配置控制器時鐘頻率。
• 接收器規(guī)格：列出了支持的I/O標準、數(shù)據(jù)速率、接收器引腳的絕對最大和最小電壓、最大峰 - 峰差分輸入電壓、最小差分眼圖開口等參數(shù)。
• 發(fā)射器規(guī)格：包括支持的I/O標準、數(shù)據(jù)速率、輸出共模電壓、差分片上終端電阻、內(nèi)部差分對偏斜和跨收發(fā)器塊發(fā)射器通道間偏斜等。
• CMU PLL規(guī)格：規(guī)定了支持的數(shù)據(jù)范圍和PLL鎖定時間等參數(shù)。
• 收發(fā)器 - FPGA結構接口規(guī)格：明確了接口速度的最小值。

1.2.2 核心性能規(guī)格

• 時鐘樹規(guī)格：給出了全局時鐘、區(qū)域時鐘和外圍時鐘的性能指標。
• PLL規(guī)格：詳細列出了PLL的輸入時鐘頻率、VCO工作范圍、輸出頻率、占空比、鎖定時間等參數(shù)。
• DSP塊性能規(guī)格：不同模式下的DSP塊乘法運算的最高頻率。
• 內(nèi)存塊性能規(guī)格：為實現(xiàn)最大內(nèi)存塊性能，建議使用來自片上PLL的全局時鐘路由，并設置為50%輸出占空比。文檔列出了不同內(nèi)存類型和模式下的性能指標。
• 內(nèi)部溫度傳感二極管規(guī)格：規(guī)定了溫度范圍、精度、采樣率、轉換時間和分辨率等參數(shù)。

1.2.3 外圍性能

• 高速I/O規(guī)格：包括輸入和輸出時鐘頻率、數(shù)據(jù)速率、抖動、占空比、上升和下降時間、通道間偏斜等參數(shù)。
• DPA鎖定時間規(guī)格：不同標準下的訓練模式和數(shù)據(jù)轉換次數(shù)，以及DPA鎖定時間。
• LVDS軟 - CDR/DPA正弦抖動容限規(guī)格：給出了不同數(shù)據(jù)速率下的正弦抖動容限和抖動掩碼值。
• DLL頻率范圍規(guī)格：規(guī)定了DLL的工作頻率范圍。
• DQS邏輯塊規(guī)格：包括DQS相移誤差規(guī)格和DQS相位偏移延遲每設置值。
• 內(nèi)存輸出時鐘抖動規(guī)格：明確了不同時鐘網(wǎng)絡下的時鐘周期抖動、周期 - 周期抖動和占空比抖動。
• OCT校準塊規(guī)格：規(guī)定了OCT校準塊所需的時鐘、校準周期數(shù)、代碼移出周期數(shù)和切換時間。
• 占空比失真（DCD）規(guī)格：給出了I/O引腳的最壞情況DCD。

1.2.4 HPS規(guī)格

• HPS時鐘性能：列出了微處理器單元時鐘、L3/L4互連時鐘和用戶時鐘的頻率。
• HPS PLL規(guī)格：包括VCO頻率范圍、輸入時鐘范圍和輸入抖動。
• Quad SPI閃存時序特性：規(guī)定了時鐘頻率、時鐘周期、占空比、輸出延遲和數(shù)據(jù)有效時間等參數(shù)。
• SPI時序特性：包括主模式和從模式下的時鐘周期、設置時間、保持時間、輸出延遲等參數(shù)。
• SD/MMC時序特性：明確了時鐘周期、占空比、輸出延遲、設置時間和保持時間等參數(shù)。
• USB時序特性：規(guī)定了時鐘周期、輸出延遲、設置時間和保持時間等參數(shù)。
• 以太網(wǎng)媒體訪問控制器（EMAC）時序特性：包括RGMII TX和RX的時鐘周期、占空比、輸出數(shù)據(jù)延遲、設置時間和保持時間等參數(shù)。
• (I^{2}C)時序特性：列出了標準模式和快速模式下的時鐘周期、高時間、低時間、設置時間、保持時間和輸出數(shù)據(jù)延遲等參數(shù)。
• NAND時序特性：規(guī)定了寫使能脈沖寬度、讀使能脈沖寬度、設置時間和保持時間等參數(shù)。
• Arm跟蹤時序特性：明確了時鐘周期、占空比和輸出數(shù)據(jù)延遲等參數(shù)。
• UART接口：最大UART波特率為6.25兆符號每秒。
• GPIO接口：最小可檢測的通用I/O（GPIO）脈沖寬度為2μs。
• HPS JTAG時序規(guī)格：規(guī)定了TCK時鐘周期、高時間、低時間、設置時間、保持時間和時鐘到輸出時間等參數(shù)。

1.3 配置規(guī)格

• POR規(guī)格：給出了快速和標準POR延遲的最小值和最大值。
• FPGA JTAG配置時序：規(guī)定了JTAG時鐘周期、高時間、低時間、設置時間、保持時間和時鐘到輸出時間等參數(shù)。
• FPP配置時序：根據(jù)是否啟用加密和壓縮功能，F(xiàn)PP配置需要不同的DCLK - DATA[]比率。文檔詳細列出了不同比率下的時序參數(shù)。
• 主動串行（AS）配置時序：規(guī)定了DCLK下降沿到輸出的時間、數(shù)據(jù)設置時間和保持時間等參數(shù)。
• DCLK頻率規(guī)格：列出了AS配置方案中DCLK的頻率范圍。
• 被動串行（PS）配置時序：與FPP配置時序類似，規(guī)定了相關的時序參數(shù)。
• 初始化：給出了初始化時鐘源選項和最大頻率，以及所需的最小時鐘周期數(shù)。
• 配置文件：列出了不同變體和成員代碼的未壓縮.rbf文件大小，可用于設計編譯前的文件大小估算。
• 最小配置時間估算：根據(jù)配置.rbf文件大小，估算了不同配置方案下的最小配置時間。
• 遠程系統(tǒng)升級：規(guī)定了遠程系統(tǒng)升級電路的時序規(guī)格。
• 用戶看門狗內(nèi)部振蕩器頻率規(guī)格：給出了用戶看門狗內(nèi)部振蕩器的頻率范圍。

1.4 I/O時序

英特爾提供了基于Excel的I/O時序和Quartus Prime時序分析器兩種方法來確定I/O時序。前者可在設計FPGA前提供引腳時序性能估算，后者則能在完成布局布線后提供更準確的I/O時序數(shù)據(jù)。同時，文檔還給出了可編程IOE延遲和可編程輸出緩沖器延遲的規(guī)格。

二、Arria V GZ器件概述

Arria V GZ器件同樣提供商業(yè)和工業(yè)溫度等級，商業(yè)級有–3（最快）和–4核心速度等級，工業(yè)級有–3L和–4核心速度等級，收發(fā)器速度等級為–2和–3。

2.1 電氣特性

2.1.1 工作條件

• 絕對最大額定值：規(guī)定了核心電壓、可編程功率技術電源、配置引腳電源等的最大工作條件。
• 最大允許過沖和下沖電壓：與Arria V GX、GT、SX、ST器件類似，規(guī)定了不同過沖電壓下的允許持續(xù)時間占比。
• 推薦工作條件：列出了核心電壓、可編程功率技術電源、輔助電源等的推薦電壓范圍，以及工作結溫、電源斜坡時間等參數(shù)。
• 推薦收發(fā)器電源工作條件：根據(jù)不同的工作條件，規(guī)定了收發(fā)器各部分電源的電壓范圍。
• 收發(fā)器電源要求：根據(jù)數(shù)據(jù)速率、是否使用DFE等條件，給出了不同的電源電壓要求。

2.1.2 DC特性

• 電源電流：通過早期功率估算器（EPE）估算設計的電源電流。
• 功耗：使用EPE和Quartus Prime功率分析器估算功耗。
• I/O引腳泄漏電流：規(guī)定了輸入引腳和三態(tài)I/O引腳的泄漏電流范圍。
• 總線保持規(guī)格：列出了不同(V_{CCIO})電壓下的總線保持參數(shù)。
• OCT規(guī)格：包括OCT校準精度規(guī)格、無校準電阻容差規(guī)格和OCT在溫度和電壓變化后的變化情況。
• 引腳電容：明確了輸入引腳和時鐘輸出/反饋引腳的電容值。
• 熱插拔規(guī)格：規(guī)定了每個I/O引腳和收發(fā)器引腳的DC和AC電流最大值。
• 內(nèi)部弱上拉電阻：除配置、測試和JTAG引腳外，所有I/O引腳可選擇啟用弱上拉電阻，JTAG TCK引腳有內(nèi)部弱下拉電阻。

2.1.3 I/O標準規(guī)格

與Arria V GX、GT、SX、ST器件類似，涵蓋了單端I/O標準、單端SSTL、HSTL和HSUL I/O參考電壓規(guī)格、單端SSTL、HSTL和HSUL I/O標準信號規(guī)格、差分SSTL I/O標準、差分HSTL和HSUL I/O標準以及差分I/O標準規(guī)格等多個方面。

2.2 開關特性

2.2.1 收發(fā)器性能規(guī)格

• 參考時鐘：規(guī)定了不同速度等級下的參考時鐘輸入頻率、上升時間、下降時間、占空比、峰 - 峰差分輸入電壓等參數(shù)，以及參考時鐘的相噪和抖動要求。
• 收發(fā)器時鐘：明確了固定時鐘頻率和重新配置時鐘頻率。
• 接收器：列出了支持的I/O標準、數(shù)據(jù)速率、接收器引腳的絕對最大和最小電壓、最大峰 - 峰差分輸入電壓、最小差分眼圖開口等參數(shù)。
• 發(fā)射器：包括支持的I/O標準、數(shù)據(jù)速率、輸出共模電壓、差分片上終端電阻、內(nèi)部差分對偏斜和跨收發(fā)器塊發(fā)射器通道間偏斜等。
• CMU PLL：規(guī)定了支持的數(shù)據(jù)范圍和PLL鎖定時間等參數(shù)。
• ATX PLL：給出了支持的數(shù)據(jù)速率范圍、PLL掉電脈沖寬度和鎖定時間等參數(shù)。
• 分數(shù)PLL：規(guī)定了支持的數(shù)據(jù)范圍、PLL掉電脈沖寬度和鎖定時間等參數(shù)。
• 時鐘網(wǎng)絡數(shù)據(jù)速率：列出了不同時鐘網(wǎng)絡在非綁定模式和綁定模式下的最大數(shù)據(jù)速率。
• 標準PCS數(shù)據(jù)速率：根據(jù)不同的模式和速度等級，給出了標準PCS的近似最大數(shù)據(jù)速率。
• 10G PCS數(shù)據(jù)速率：同樣根據(jù)不同的模式和速度等級，給出了10G PCS的近似最大數(shù)據(jù)速率。
• 典型(V_{OD})設置：列出了不同(V_{OD})設置對應的電壓值。

2.2.2 核心性能規(guī)格

• 時鐘樹規(guī)格：給出了全局和區(qū)域時鐘、外圍時鐘的性能指標。
• PLL規(guī)格：詳細列出了PLL的輸入時鐘頻率、VCO工作范圍、輸出頻率、占空比、鎖定時間等參數(shù)。
• DSP塊規(guī)格：不同模式下的DSP塊乘法運算的最高頻率。
• 內(nèi)存塊規(guī)格：為實現(xiàn)最大內(nèi)存塊性能，建議使用來自片上PLL的全局時鐘路由，并設置為50%輸出占空比。文檔列出了不同內(nèi)存類型和模式下的性能指標。
• 溫度傳感二極管規(guī)格：規(guī)定了內(nèi)部和外部溫度傳感二極管的參數(shù)，包括溫度范圍、精度、采樣率、轉換時間和分辨率等。

2.2.3 外圍性能

• 高速I/O規(guī)格：包括高速時鐘規(guī)格、發(fā)射器和接收器的高速I/O規(guī)格、DPA模式、軟CDR模式和非DPA模式下的高速I/O規(guī)格。
• DLL范圍規(guī)格：規(guī)定了DLL的工作頻率范圍。
• DQS邏輯塊規(guī)格：包括DQS相位偏移延遲每設置值和DQS相移誤差規(guī)格。
• 內(nèi)存輸出時鐘抖動規(guī)格：明確了不同時鐘網(wǎng)絡下的時鐘周期抖動、周期 - 周期抖動和占空比抖動。
• OCT校準塊規(guī)格：規(guī)定了OCT校準塊所需的時鐘、校準周期數(shù)、代碼移出周期數(shù)和切換時間。
• 占空比失真（DCD）規(guī)格：給出了I/O引腳的最壞情況DCD。

2.3 配置規(guī)格

• POR規(guī)格：給出了快速和標準POR延遲的最小值和最大值。
• JTAG配置規(guī)格：規(guī)定了JTAG時鐘周期、高時間、低時間、設置時間、保持時間和時鐘到輸出時間等參數(shù)。
• 快速被動并行（FPP）配置時序：根據(jù)是否啟用加密和壓縮功能，F(xiàn)PP配置需要不同的DCLK - DATA[]比率。文檔詳細列出了不同比率下的時序參數(shù)。
• 主動串行配置時序：規(guī)定了DCLK下降沿到輸出的時間、數(shù)據(jù)設置時間和保持時間等參數(shù)。
• 被動串行配置時序：與FPP配置時序類似，規(guī)定了相關的時序參數(shù)。
• 初始化：給出了初始化時鐘源選項和最大頻率，以及所需的最小時鐘周期數(shù)。
• 配置文件：列出了不同變體和成員代碼的未壓縮.rbf文件大小，可用于設計編譯前的文件大小估算。
• 最小配置時間估算：根據(jù)配置.rbf文件大小，估算了不同配置方案下的最小配置時間。
• 遠程系統(tǒng)升級電路時序規(guī)格：規(guī)定了遠程系統(tǒng)升級電路的時序參數(shù)。
• 用戶看門狗內(nèi)部振蕩器頻率規(guī)格：給出了用戶看門狗內(nèi)部振蕩器的頻率范圍。

2.4 I/O時序

與Arria V GX、GT、SX、ST器件類似，英特爾提供了基于Excel的I/O時序和Quartus Prime時序分析器兩種方法來確定I/O時序。同時，文檔還給出了可編程IOE延遲和可編程輸出緩沖器延遲的規(guī)格。

三、總結與應用建議

英特爾Arria V系列FPGA器件以其強大的功能和卓越的性能，為電子工程師提供了豐富的選擇。在設計過程中，工程師需要根據(jù)具體的應用需求，綜合考慮器件的電氣特性、開關特性、配置規(guī)格和I/O時序等因素。

3.1 電源設計

• 嚴格按照推薦工作條件選擇電源電壓，確保電源斜坡時間符合要求。對于收發(fā)器電源，要根據(jù)數(shù)據(jù)速率和功能使用情況選擇合適的電壓。
• 考慮電源的動態(tài)公差要求，可參考PDN工具進行額外的預算規(guī)劃。

3.2