高性能立體聲音頻ADC：AD1871的技術(shù)解析與應(yīng)用指南

引言

在音頻技術(shù)不斷發(fā)展的今天，高性能的模數(shù)轉(zhuǎn)換器（ADC）對(duì)于實(shí)現(xiàn)高質(zhì)量的音頻處理至關(guān)重要。AD1871作為一款24位、96kHz的立體聲音頻ADC，以其卓越的性能和豐富的功能，在專業(yè)音頻、多媒體等領(lǐng)域得到了廣泛應(yīng)用。本文將深入解析AD1871的技術(shù)特點(diǎn)、性能指標(biāo)、功能原理以及應(yīng)用場(chǎng)景，為電子工程師們?cè)谝纛l設(shè)計(jì)中提供有價(jià)值的參考。

文件下載：AD1871YRSZ.pdf

一、AD1871的關(guān)鍵特性

1.1 電源與接口兼容性

AD1871采用5.0V立體聲音頻ADC，其數(shù)字接口具有3.3V的容差能力，這使得它在不同電源環(huán)境下都能穩(wěn)定工作，提高了系統(tǒng)設(shè)計(jì)的靈活性。

1.2 采樣率與字長(zhǎng)支持

支持96kHz的采樣率，能夠滿足高分辨率音頻的需求。同時(shí)，它支持16位、20位和24位的字長(zhǎng)，可根據(jù)不同的應(yīng)用場(chǎng)景進(jìn)行靈活選擇。

1.3 低噪聲與高動(dòng)態(tài)范圍

采用多比特Σ - Δ調(diào)制器，具備“完美差分線性恢復(fù)”技術(shù)，有效降低了空閑音和本底噪聲。其動(dòng)態(tài)范圍典型值可達(dá)105dB，為音頻信號(hào)的高質(zhì)量轉(zhuǎn)換提供了保障。

1.4 靈活的時(shí)鐘與接口模式

支持256/512和768倍采樣頻率的主時(shí)鐘，可適應(yīng)不同的時(shí)鐘源。其串行數(shù)據(jù)端口支持右對(duì)齊、左對(duì)齊、I2S兼容和DSP串行端口模式，方便與各種數(shù)字信號(hào)處理器（DSP）連接。

1.5 級(jí)聯(lián)與控制功能

支持最多四個(gè)設(shè)備的級(jí)聯(lián)，可通過單個(gè)DSP的SPORT實(shí)現(xiàn)多通道音頻采集。同時(shí)，可通過SPI兼容的串行端口或可選的控制引腳進(jìn)行設(shè)備控制，操作方便。

1.6 片上參考與封裝形式

片上集成參考電壓，減少了外部元件的使用，提高了系統(tǒng)的穩(wěn)定性。采用28引腳的SSOP封裝，體積小巧，便于PCB布局。

二、性能指標(biāo)詳解

2.1 模擬性能

• 分辨率與動(dòng)態(tài)范圍：在差分輸入模式下，分辨率可達(dá)24位，動(dòng)態(tài)范圍在不同輸入條件下表現(xiàn)出色。例如，在輸入為 - 0.5dBFS時(shí)，A加權(quán)動(dòng)態(tài)范圍可達(dá)106dB。
• 信噪比與總諧波失真+噪聲（THD+N）：在不同輸入電平下，信噪比和THD+N指標(biāo)都能滿足高質(zhì)量音頻的要求。如在輸入為 - 20dBFS時(shí)，THD+N可達(dá) - 104dB。
• 輸入特性：差分輸入范圍為 ± 2.828V，輸入阻抗在不同模式下有明確的數(shù)值，且通道間增益失配較小，增益漂移低。

2.2 數(shù)字濾波器特性

• 低通濾波器：在不同采樣率下，低通濾波器具有不同的參數(shù)。例如，在48kHz采樣率時(shí)，通帶頻率為21.77kHz，阻帶頻率為26.23kHz，通帶紋波為 ± 0.01dB，阻帶衰減可達(dá)120dB。
• 高通濾波器：可有效去除直流信號(hào)，在48kHz采樣率時(shí)，截止頻率為2Hz；在96kHz采樣率時(shí)，截止頻率為4Hz。

2.3 時(shí)鐘與接口時(shí)序

• 主時(shí)鐘與復(fù)位時(shí)序：主時(shí)鐘（MCLK）的高、低電平寬度要求為20ns，復(fù)位信號(hào)的低脈沖寬度也為20ns。
• 數(shù)據(jù)接口時(shí)序：在不同工作模式（獨(dú)立模式、級(jí)聯(lián)模式等）下，數(shù)據(jù)接口的時(shí)序參數(shù)有明確規(guī)定，如BCLK延遲、LRCLK延遲等，確保數(shù)據(jù)的準(zhǔn)確傳輸。
• 控制接口時(shí)序：SPI控制接口的時(shí)鐘、數(shù)據(jù)設(shè)置和保持時(shí)間等參數(shù)都有嚴(yán)格要求，以保證設(shè)備的正?？刂?。

三、功能原理剖析

3.1 時(shí)鐘方案

MCLK引腳輸入主時(shí)鐘頻率，通過MCLK分頻器可將其分頻為合適的內(nèi)部主時(shí)鐘頻率（IMCLK），IMCLK必須為256倍采樣頻率。分頻選項(xiàng)有直通（/1）、/2或/3，可通過控制寄存器III的MCD1 - MCD0位進(jìn)行選擇。

3.2 調(diào)制器

采用二階多比特實(shí)現(xiàn)方式，利用ADI公司的專有技術(shù)，優(yōu)化了在6.144MHz采樣率下的性能。調(diào)制器時(shí)鐘（MODCLK）可通過控制寄存器I的AMC位進(jìn)行選擇，有/2和/4兩種分頻選項(xiàng)。

3.3 數(shù)字抽取濾波器

由嵌入式DSP引擎實(shí)現(xiàn)，首先進(jìn)行sinc濾波，其抽取因子可根據(jù)AMC位進(jìn)行選擇。之后經(jīng)過兩個(gè)半帶FIR濾波器和sinc補(bǔ)償階段，進(jìn)一步降低采樣率。

3.4 高通濾波器

通過設(shè)置控制寄存器I的HPE位可啟用高通濾波器，有效去除輸出數(shù)據(jù)中的直流信號(hào)。

3.5 ADC編碼

ADC輸出數(shù)據(jù)采用二進(jìn)制補(bǔ)碼編碼格式，字長(zhǎng)可選擇16位、20位或24位。

3.6 模擬輸入部分

由差分可編程增益放大器（PGA）組成，可配置為單端輸入。PGA有五個(gè)增益設(shè)置，范圍從0dB到12dB，以3dB為步長(zhǎng)。

3.7 串行數(shù)據(jù)接口

由LRCLK、BCLK和SDATA三個(gè)引腳組成，支持I2S、左對(duì)齊、右對(duì)齊和DSP等多種接口模式。數(shù)據(jù)采樣寬度可通過控制寄存器II的WW1 - WW0位進(jìn)行選擇。

四、控制與狀態(tài)寄存器

AD1871通過三個(gè)10位的控制寄存器進(jìn)行操作模式設(shè)置，可通過SPI兼容端口進(jìn)行編程。同時(shí)，還有兩個(gè)只讀的峰值讀取寄存器，可跟蹤左右聲道的峰值讀數(shù)。

4.1 控制寄存器I

控制模擬前端增益、調(diào)制器時(shí)鐘選擇、電源管理、高通濾波和峰值保持等功能。

4.2 控制寄存器II

控制左右聲道靜音、數(shù)據(jù)采樣字寬、數(shù)據(jù)接口格式和調(diào)制器模式等。

4.3 控制寄存器III

配置模擬輸入部分，包括多路復(fù)用器使能、選擇和單端模式等。

五、應(yīng)用場(chǎng)景與接口設(shè)計(jì)

5.1 應(yīng)用場(chǎng)景

AD1871適用于專業(yè)音頻、混音臺(tái)、樂器、數(shù)字音頻記錄器（如CD - R、MD、DVD - R等）、家庭影院系統(tǒng)、汽車音頻系統(tǒng)和多媒體等領(lǐng)域。

5.2 接口設(shè)計(jì)

• 模擬接口：可選擇直接將差分輸入連接到ADC的Σ - Δ調(diào)制器，也可通過片上PGA進(jìn)行單端或差分輸入。在選擇輸入拓?fù)鋾r(shí)，要注意輸入電容的選擇，推薦使用高質(zhì)量的電介質(zhì)電容。
• 數(shù)字接口：根據(jù)不同的接口模式（I2S、左對(duì)齊、右對(duì)齊等）進(jìn)行連接，確保數(shù)據(jù)的準(zhǔn)確傳輸。在級(jí)聯(lián)模式下，最多可連接四個(gè)設(shè)備，實(shí)現(xiàn)多通道音頻采集。

六、布局考慮

為了使AD1871達(dá)到最佳性能，在PCB布局時(shí)需要注意以下幾點(diǎn)：

• 電源與接地：模擬和數(shù)字電源獨(dú)立，分別連接AGND和DGND。數(shù)字和模擬地平面應(yīng)在一處連接，可使用短電阻或鐵氧體磁珠。
• 信號(hào)隔離：避免數(shù)字線路在器件下方布線，防止噪聲耦合。時(shí)鐘信號(hào)應(yīng)進(jìn)行屏蔽，避免輻射噪聲。
• 去耦電容：所有模擬和數(shù)字電源都應(yīng)使用0.1μF陶瓷電容和10μF鉭電容進(jìn)行去耦，且電容應(yīng)盡量靠近器件放置。

七、總結(jié)

AD1871作為一款高性能的立體聲音頻ADC，以其豐富的功能、卓越的性能和靈活的接口設(shè)計(jì)，為音頻處理系統(tǒng)提供了可靠的解決方案。電子工程師們?cè)谠O(shè)計(jì)音頻系統(tǒng)時(shí)，可根據(jù)具體需求合理選擇AD1871，并注意其布局和接口設(shè)計(jì)，以實(shí)現(xiàn)高質(zhì)量的音頻采集和處理。

以上就是關(guān)于AD1871的詳細(xì)解析，希望對(duì)電子工程師們?cè)谝纛l設(shè)計(jì)中有所幫助。你在實(shí)際應(yīng)用中是否遇到過類似ADC的使用問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。