ADM5120P/PX網(wǎng)絡(luò)處理器：功能特性與應(yīng)用解析

一、引言

在當(dāng)今數(shù)字化時(shí)代，網(wǎng)絡(luò)處理器在各種網(wǎng)絡(luò)設(shè)備中扮演著至關(guān)重要的角色。ADM5120P/PX作為一款高性能、高度集成且靈活的系統(tǒng)級(jí)芯片（SOC），為小型辦公室/家庭辦公室（SOHO）和中小企業(yè)（SME）網(wǎng)關(guān)、NAT路由器、打印服務(wù)器和VPN網(wǎng)關(guān)等應(yīng)用提供了強(qiáng)大的支持。本文將深入探討ADM5120P/PX的產(chǎn)品特性、接口描述、系統(tǒng)架構(gòu)以及各功能模塊的詳細(xì)信息，為電子工程師在設(shè)計(jì)相關(guān)網(wǎng)絡(luò)設(shè)備時(shí)提供參考。

文件下載：ADM5120PX-AB-R-2.pdf

二、產(chǎn)品概述

2.1 總體概況

ADM5120P/PX是一款具備高性能處理能力的SOC，它將SOHO/SME網(wǎng)關(guān)、NAT路由器、打印服務(wù)器和VPN網(wǎng)關(guān)等多種功能集成于一體，能夠通過(guò)有線計(jì)算機(jī)、娛樂(lè)設(shè)備、打印機(jī)和其他智能設(shè)備實(shí)現(xiàn)基于IP的寬帶服務(wù)共享。該芯片采用環(huán)保的“綠色”封裝，符合歐盟關(guān)于限制在電氣和電子設(shè)備中使用某些有害物質(zhì)的指令（Directive 2002/95/EC）。

2.2 芯片特性

2.2.1 ASIC特性

• 處理器：采用MIPS 4Kc CPU，具備嵌入式8KB的指令緩存（I-cache）和8KB的數(shù)據(jù)緩存（D-cache），以及32項(xiàng)條目的TLB（轉(zhuǎn)換后備緩沖器），組織為16對(duì)條目，運(yùn)行頻率可達(dá)175 MHz，性能可達(dá)227 MIPS。
• 網(wǎng)絡(luò)功能：擁有6個(gè)端口，支持IEEE 802.3快速以太網(wǎng)標(biāo)準(zhǔn)。其中5個(gè)端口為自動(dòng)MDIX（自動(dòng)交叉）雙絞線局域網(wǎng)接口，內(nèi)置10/100M PHY，還有1個(gè)MII接口。具備靈活的廣域網(wǎng)（WAN）端口選擇，內(nèi)置交換引擎、數(shù)據(jù)緩沖區(qū)和地址查找表，支持MAC層安全、MAC克隆解決方案、MAC過(guò)濾和帶寬控制等功能，同時(shí)提供兩級(jí)優(yōu)先級(jí)的服務(wù)質(zhì)量（CoS）和共享動(dòng)態(tài)數(shù)據(jù)緩沖區(qū)管理。
• 內(nèi)存接口：支持SDRAM，有兩個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體可支持1M x 32至32M x 32位（128M字節(jié)）的容量；支持NOR Flash啟動(dòng)，有一個(gè)存儲(chǔ)體，支持1M x 8位至1M x 32位（4M字節(jié)）的容量。
• 系統(tǒng)接口：具備UART接口、4個(gè)通用輸入輸出（GPIO）引腳、USB 1.1主機(jī)接口，時(shí)鐘源包括用于10/100網(wǎng)絡(luò)的25 MHz晶體和用于USB的48 MHz晶體，采用0.18 μ CMOS工藝，支持1.8 V/3.3 V雙電源供電，采用PQFP封裝。

2.2.2 軟件特性

支持Linux/Nucleus實(shí)時(shí)操作系統(tǒng)，提供基于Linux和Nucleus的交鑰匙支持，具備Telnet、IEEE 802.3以太網(wǎng)驅(qū)動(dòng)、RS232控制臺(tái)用戶界面驅(qū)動(dòng)、DHCP服務(wù)器/客戶端、PPP over Ethernet（PPPoE）、網(wǎng)絡(luò)地址轉(zhuǎn)換（NAT）、DNS代理、簡(jiǎn)單網(wǎng)絡(luò)時(shí)間協(xié)議（SNTP）、防火墻、基于Web的配置（WEB和HTTP）以及TFTP上傳/下載等功能。

2.3 典型應(yīng)用

ADM5120P/PX適用于多種網(wǎng)絡(luò)設(shè)備，如IEEE 802.3 SOHO/SME網(wǎng)關(guān)、NAT路由器和通過(guò)USB 1.1接口的打印服務(wù)器等。

三、接口描述

3.1 引腳功能分類

ADM5120P/PX的引腳根據(jù)功能可分為網(wǎng)絡(luò)媒體連接、網(wǎng)絡(luò)時(shí)鐘、LED、MII管理、內(nèi)存總線、SDRAM控制信號(hào)、UART、JTAG、GPIO、USB、外部CS/INT/Wait、電源和接地、調(diào)節(jié)器接口以及其他雜項(xiàng)等類別。

3.2 引腳圖與縮寫說(shuō)明

文檔提供了P-FQFP-208-10封裝的引腳圖，同時(shí)對(duì)引腳類型和緩沖器類型的縮寫進(jìn)行了詳細(xì)說(shuō)明，如I表示標(biāo)準(zhǔn)輸入引腳，O表示輸出引腳，I/O表示雙向輸入輸出信號(hào)等；Z表示高阻抗，PU1表示10 kΩ上拉等。

3.3 具體接口功能

• 網(wǎng)絡(luò)媒體連接：包括接收對(duì)和發(fā)送對(duì)的引腳，用于傳輸差分?jǐn)?shù)據(jù)。
• 網(wǎng)絡(luò)時(shí)鐘：提供25 MHz晶體輸出和輸入引腳，以及參考電壓引腳。
• LED：每個(gè)端口有3個(gè)LED，可通過(guò)寄存器編程設(shè)置不同的狀態(tài)，如鏈路/活動(dòng)、速度、雙工/沖突等。
• MII管理：包括時(shí)鐘輸入、發(fā)送數(shù)據(jù)、接收數(shù)據(jù)、發(fā)送使能、接收數(shù)據(jù)有效等引腳，用于MII端口的自動(dòng)協(xié)商結(jié)果監(jiān)測(cè)。
• 內(nèi)存總線：包括數(shù)據(jù)總線和地址總線，用于SDRAM、閃存和外部設(shè)備的數(shù)據(jù)傳輸。
• SDRAM控制信號(hào)：包括時(shí)鐘輸出、輸出使能、寫使能、芯片選擇等信號(hào)，用于控制SDRAM的操作。
• UART：提供數(shù)據(jù)載波檢測(cè)、數(shù)據(jù)設(shè)置就緒、清除發(fā)送、接收串行數(shù)據(jù)輸入和發(fā)送串行數(shù)據(jù)輸出等引腳，用于異步通信。
• JTAG：包括測(cè)試時(shí)鐘、測(cè)試模式選擇、測(cè)試數(shù)據(jù)輸出和測(cè)試數(shù)據(jù)輸入等引腳，用于芯片的調(diào)試和測(cè)試。
• GPIO：4個(gè)通用輸入輸出引腳，可用于自定義功能。
• USB：提供數(shù)據(jù)-和數(shù)據(jù)+引腳，以及USB時(shí)鐘輸入引腳，支持USB 1.1協(xié)議。
• 外部CS/INT/Wait：包括等待信號(hào)、外部中斷輸入和外部芯片選擇等引腳，用于外部設(shè)備的控制。
• 電源和接地：提供不同電壓的電源引腳和接地引腳，確保芯片的正常供電。
• 調(diào)節(jié)器接口：包括參考電壓輸入和FET控制輸出引腳，用于調(diào)節(jié)器的控制。
• 雜項(xiàng)：包括測(cè)試引腳、系統(tǒng)復(fù)位引腳和25MHz時(shí)鐘輸出引腳等。

四、系統(tǒng)架構(gòu)

4.1 系統(tǒng)內(nèi)存映射

ADM5120P/PX的系統(tǒng)內(nèi)存分配包括SRAM_0、ext_IO_0和ext_IO_1等通用SRAM空間，SDRAM_0通用SDRAM空間，以及MPMC（多端口內(nèi)存控制器）、USB 1.1主機(jī)控制器、交換部分和兩個(gè)串行端口UART_0和UART_1等。不同的內(nèi)存區(qū)域有不同的地址和數(shù)據(jù)寬度關(guān)系，可通過(guò)DQM（數(shù)據(jù)掩碼）選擇字節(jié)。

4.2 系統(tǒng)和中斷寄存器描述

系統(tǒng)和中斷寄存器包括中斷控制寄存器，支持電平敏感中斷，外部輸入電平可編程為高電平或低電平有效。詳細(xì)介紹了中斷請(qǐng)求狀態(tài)、原始狀態(tài)、使能、使能清除、中斷模式、快速中斷請(qǐng)求狀態(tài)、中斷請(qǐng)求測(cè)試源、中斷請(qǐng)求源選擇和中斷級(jí)別等寄存器的功能和位描述。

五、主要功能模塊

5.1 主處理器

5.1.1 4Kc CPU核心特性

支持32位數(shù)據(jù)和地址路徑，兼容MIPS32?指令集，包括MIPS II?指令、乘加和乘減指令、目標(biāo)乘法指令、零和一檢測(cè)指令、等待指令、條件移動(dòng)指令和預(yù)取指令等。具備MIPS16e應(yīng)用特定擴(kuò)展，可提高代碼密度。擁有8KB的指令緩存和4KB的數(shù)據(jù)緩存，采用4路組相聯(lián)和2路組相聯(lián)組織方式，支持寫回和寫分配、寫通和無(wú)寫分配等緩存策略，支持緩存行鎖定和非阻塞預(yù)取。具備內(nèi)存管理單元（MMU），包括16個(gè)雙條目MIPS32風(fēng)格的JTLB和4個(gè)條目指令微TLB、4個(gè)條目數(shù)據(jù)微TLB。核心總線接口單元（Core BIU）的所有I/O均為全寄存器，有獨(dú)立的單向32位地址和數(shù)據(jù)總線，以及兩個(gè)16字節(jié)的合并寫緩沖區(qū)。乘法除法單元（MDU）支持每時(shí)鐘周期執(zhí)行一次32 x 16乘法，每?jī)蓚€(gè)時(shí)鐘周期執(zhí)行一次32 x 32乘法，除法操作采用每時(shí)鐘1位的迭代算法，最少11個(gè)時(shí)鐘周期，最多34個(gè)時(shí)鐘周期。支持電源控制，無(wú)最小時(shí)鐘頻率，具備電源關(guān)閉模式和軟件控制的時(shí)鐘分頻器。提供EJTAG調(diào)試支持，包括CPU控制、軟件斷點(diǎn)、硬件斷點(diǎn)、測(cè)試訪問(wèn)端口（TAP）和可選的EJTAG跟蹤硬件。

5.1.2 功能描述

主處理器子系統(tǒng)由啟用MMU的MIPS 4KC核心和相關(guān)的緩存系統(tǒng)組成，總線包裝塊將MIPS 4Kc EC總線轉(zhuǎn)換為系統(tǒng)總線。支持大端和小端模式，默認(rèn)設(shè)置為小端模式，可通過(guò)ADDR[19]引腳切換。協(xié)處理器CP0負(fù)責(zé)虛擬到物理地址轉(zhuǎn)換、緩存協(xié)議、異常控制系統(tǒng)、處理器診斷能力、操作模式選擇和中斷使能/禁用等功能。執(zhí)行單元實(shí)現(xiàn)了加載/存儲(chǔ)架構(gòu)，具備單周期ALU操作，包括邏輯、移位、加法和減法等。乘法除法單元執(zhí)行乘法和除法操作，提高了乘法密集型操作的吞吐量。內(nèi)存管理單元將虛擬地址轉(zhuǎn)換為物理地址，并提供內(nèi)存保護(hù)機(jī)制。緩存系統(tǒng)包括8KB的指令緩存和8KB的數(shù)據(jù)緩存，可在單個(gè)處理器周期內(nèi)訪問(wèn)，支持緩存鎖定、非阻塞預(yù)取和寫回/寫分配等功能。EJTAG調(diào)試單元提供基本的調(diào)試功能，包括硬件斷點(diǎn)和實(shí)時(shí)跟蹤能力。

5.2 多端口內(nèi)存控制器（MPMC）

5.2.1 特性列表

支持動(dòng)態(tài)內(nèi)存接口，包括SDRAM和JEDEC低功耗SDRAM；支持異步靜態(tài)內(nèi)存設(shè)備，包括SRAM、ROM和NOR Flash，具備異步頁(yè)面模式；擁有讀寫緩沖區(qū)，可減少延遲并提高性能；支持8位、16位和32位寬的靜態(tài)內(nèi)存。

5.2.2 功能描述

• 靜態(tài)內(nèi)存控制器：支持極長(zhǎng)的傳輸時(shí)間，可通過(guò)擴(kuò)展等待（EW）位啟用長(zhǎng)達(dá)16368個(gè)等待狀態(tài)的傳輸。每個(gè)存儲(chǔ)體的外部傳輸?shù)却隣顟B(tài)可通過(guò)相關(guān)寄存器編程配置，包括讀和寫訪問(wèn)的等待狀態(tài)、輸出使能和寫使能延遲、總線周轉(zhuǎn)延遲和異步頁(yè)面模式讀取等。
• 動(dòng)態(tài)內(nèi)存控制器：支持SDRAM的多種命令，如ACT（打開(kāi)SDRAM行）、REF（CAS在RAS之前的刷新）、SREF（自刷新）、PRE（預(yù)充電，關(guān)閉存儲(chǔ)體）、RD（從打開(kāi)的行讀?。?、WR（寫入打開(kāi)的行）、RDA（讀取后預(yù)充電）、WRA（寫入后預(yù)充電）等。提供通用SDRAM初始化示例，包括等待電源和時(shí)鐘穩(wěn)定、設(shè)置初始化值、執(zhí)行刷新周期、編程操作值和模式寄存器等步驟。

5.2.3 寄存器描述

詳細(xì)介紹了MPMC的各種寄存器，包括控制、狀態(tài)、配置、動(dòng)態(tài)控制、動(dòng)態(tài)刷新、動(dòng)態(tài)RP、動(dòng)態(tài)RAS、動(dòng)態(tài)SREX、動(dòng)態(tài)APR、動(dòng)態(tài)DAL、動(dòng)態(tài)WR、動(dòng)態(tài)RC、動(dòng)態(tài)RFC、動(dòng)態(tài)XSR、動(dòng)態(tài)RRD、動(dòng)態(tài)MRD、靜態(tài)擴(kuò)展等待、動(dòng)態(tài)配置0和1、動(dòng)態(tài)Ras Cas 0和1、靜態(tài)配置1、2和3、靜態(tài)等待Wen 1、2和3、靜態(tài)等待Oen 1、2和3、靜態(tài)等待Rd 1、2和3、靜態(tài)等待Page 1、2和3、靜態(tài)等待Wr 1、2和3、靜態(tài)等待Turn 1、2和3等寄存器的功能和位描述。

5.3 以太網(wǎng)交換控制器

5.3.1 交換引擎

• 哈希函數(shù)：提供嵌入式1K MAC地址查找表，通過(guò)直接映射或XOR函數(shù)計(jì)算哈希地址條目。
• 學(xué)習(xí)過(guò)程：根據(jù)數(shù)據(jù)包的源地址和哈希函數(shù)進(jìn)行地址學(xué)習(xí)，更新老化狀態(tài)和端口號(hào)。
• 路由：根據(jù)數(shù)據(jù)包的目的MAC地址與MAC地址查找表進(jìn)行比較，決定數(shù)據(jù)包的轉(zhuǎn)發(fā)方式，包括單播、廣播和多播等。
• 轉(zhuǎn)發(fā)：采用存儲(chǔ)轉(zhuǎn)發(fā)方法，將數(shù)據(jù)包存儲(chǔ)在緩沖區(qū)中，然后直接發(fā)送到指定端口或CPU。
• 緩沖區(qū)管理：采用輸出排隊(duì)和動(dòng)態(tài)共享內(nèi)存管理架構(gòu)，根據(jù)流量狀態(tài)分配緩沖區(qū)資源，避免頭端阻塞問(wèn)題，提高傳輸性能。
• 流量控制：根據(jù)全局空緩沖區(qū)計(jì)數(shù)和每個(gè)端口的等待傳輸計(jì)數(shù)決定流量控制的開(kāi)關(guān)狀態(tài)。
• 全雙工：遵循IEEE 802.3x標(biāo)準(zhǔn)，接收PAUSE幀時(shí)停止端口傳輸，緩沖區(qū)滿時(shí)發(fā)送PAUSE幀。
• 半雙工：支持背壓功能，當(dāng)緩沖區(qū)空閑塊低于閾值時(shí)發(fā)送阻塞數(shù)據(jù)包。
• 數(shù)據(jù)包優(yōu)先級(jí)和服務(wù)質(zhì)量（CoS）：可通過(guò)寄存器設(shè)置數(shù)據(jù)包的優(yōu)先級(jí)，包括端口優(yōu)先級(jí)、VLAN標(biāo)簽、TCP/IP TOS/DS和自定義類型等。
• VLAN：支持七端口分組VLAN，每個(gè)VLAN視為隔離端口，可通過(guò)寄存器進(jìn)行VLAN分組設(shè)置。
• 地址表訪問(wèn)：提供對(duì)嵌入式MAC地址的讀寫訪問(wèn)功能。
• 地址安全：支持源MAC地址安全功能，檢查傳入數(shù)據(jù)包的源MAC地址是否存在于MAC地址表中。
• 帶寬控制功能：提供RX/TX分離的帶寬控制（流量整形）功能，可編程為64 kbit / 128 kbit / 256 kbit / 512 kbit / 1 Mbit / 4 Mbit / 10 Mbit。
• MII端口：可編程設(shè)置AN監(jiān)測(cè)開(kāi)關(guān)、強(qiáng)制速度/雙工/流量控制以及MII方向。

5.3.2 DMA功能描述

DMA功能提供數(shù)據(jù)包的發(fā)送和接收，每個(gè)路徑有兩個(gè)優(yōu)先級(jí)隊(duì)列，通過(guò)基地址寄存器定義起始地址。發(fā)送描述符用于CPU向交換機(jī)發(fā)送數(shù)據(jù)包，接收描述符用于交換機(jī)向CPU發(fā)送數(shù)據(jù)包，詳細(xì)說(shuō)明了描述符的位功能和控制信息。

5.3.3 交換控制寄存器映射

介紹了交換控制寄存器的地址空間、概述、訪問(wèn)類型和時(shí)鐘域，詳細(xì)描述了各個(gè)寄存器的功能和位描述，包括代碼、軟件復(fù)位、啟動(dòng)完成、交換復(fù)位、全局狀態(tài)、PHY狀態(tài)、端口狀態(tài)、內(nèi)存控制、交換配置、CPU配置、端口配置0、1和2、VLAN組I和II、發(fā)送觸發(fā)、搜索命令、地址狀態(tài)0和1、MAC寫入地址0和1、帶寬控制0和1、PHY控制0、1、2和3、交換機(jī)控制閾值、調(diào)整端口閾值、端口閾值、優(yōu)先級(jí)控制、VLAN優(yōu)先級(jí)、TOS使能、TOS映射0和1、自定義優(yōu)先級(jí)1和2、PHY控制4、空控制、端口控制選擇、端口控制器、中斷狀態(tài)、中斷掩碼、GPIO配置0和2、看門狗0和1、交換輸入和輸出、發(fā)送高基地址、發(fā)送低基地址、接收高基地址、接收低基地址、發(fā)送高工作地址、發(fā)送低工作地址、接收高工作地址、接收低工作地址、定時(shí)器中斷、定時(shí)器等寄存器。

5.4 UART

5.4.1 特性列表

具備獨(dú)立的16 x 8發(fā)送和16 x 12接收FIFO，可減少CPU中斷；可編程波特率發(fā)生器；支持標(biāo)準(zhǔn)異步通信位（起始位、停止位和奇偶校驗(yàn)位）；可完全編程的串行接口特性，包括數(shù)據(jù)位、奇偶校驗(yàn)位、停止位和波特率等；支持可編程硬件流量控制。

5.4.2 功能描述

UART實(shí)現(xiàn)了串行到并行和并行到串行的數(shù)據(jù)轉(zhuǎn)換，通過(guò)AMBA APB接口進(jìn)行數(shù)據(jù)和控制/狀態(tài)信息的讀寫。發(fā)送和接收路徑采用內(nèi)部FIFO緩沖，可存儲(chǔ)最多16字節(jié)的數(shù)據(jù)。具備可編程波特率發(fā)生器，根據(jù)UART內(nèi)部參考時(shí)鐘輸入生成內(nèi)部時(shí)鐘。提供類似行業(yè)標(biāo)準(zhǔn)16C550 UART設(shè)備的功能，支持最高460.8 Kbits/s的波特率。UART操作由線路控制寄存器（UARTLCR_H）控制，波特率值由UARTLCR_M和UARTLCR_L寄存器控制。可生成可單獨(dú)屏蔽的中斷，支持調(diào)制解調(diào)器狀態(tài)輸入信號(hào)和輸出控制線路，使用nUARTCTS輸入和nUARTRTS輸出自動(dòng)控制串行數(shù)據(jù)流。

5.4.3 寄存器描述

介紹了UART的寄存器地址空間、概述、訪問(wèn)類型和時(shí)鐘域，詳細(xì)描述了各個(gè)寄存器的功能和位描述，包括UART數(shù)據(jù)、UART接收狀態(tài)寄存器/錯(cuò)誤清除、UART線路控制寄存器（高字節(jié)、中字節(jié)和低字節(jié)）、UART控制、UART標(biāo)志、UART中斷識(shí)別/清除等寄存器。

5.5 USB 1.1主機(jī)控制器

5.5.1 特性列表

具備32位高性能AMBA AHB總線接口，支持小端/大端字節(jié)序；采用32位Tx/Rx緩沖區(qū)管理架構(gòu)；支持全速（12Mbps）和低速（1.5Mbps）設(shè)備；支持嵌入式DPLL，可從48 MHz晶體或振蕩器運(yùn)行；支持自動(dòng)生成SOF和CRC5/16；支持USB控制、中斷和批量數(shù)據(jù)包的DMA模式；支持描述符鏈架構(gòu)，實(shí)現(xiàn)有效的數(shù)據(jù)包調(diào)度；支持兩個(gè)設(shè)備端口。

5.5.2 功能描述

• 系統(tǒng)總線接口：提供USB主機(jī)控制器與AHB總線接口的連接，包括AHB主接口和從接口，可通過(guò)AHB從接口編程操作寄存器，DMA單元通過(guò)AHB主接口訪問(wèn)系統(tǒng)內(nèi)存。
• 操作寄存器：作為USB 1.1主機(jī)控制器的CSR（配置和狀態(tài)寄存器），用于配置和獲取控制器的狀態(tài)，包括DMA、端點(diǎn)、使能/禁用和中斷控制等信息。
• SIE：處理USB的鏈路層協(xié)議，包括識(shí)別USB SYNC字段、地址和端點(diǎn)字段、解碼/編碼NRZI、生成/檢查位填充和CRC、轉(zhuǎn)換串行和并行數(shù)據(jù)、檢測(cè)/報(bào)告/生成USB總線事件等。
• DPLL：數(shù)字鎖相環(huán)，用于從USB總線提取時(shí)鐘和數(shù)據(jù)。
• 內(nèi)存BIST：用于測(cè)試TFIFO和RF