ADM5120P/PX網(wǎng)絡(luò)處理器：功能、特性與應(yīng)用解析

在當(dāng)今的網(wǎng)絡(luò)世界中，高性能、高集成度的網(wǎng)絡(luò)處理器至關(guān)重要。ADM5120P/PX網(wǎng)絡(luò)處理器就是這樣一款具有卓越性能和豐富功能的產(chǎn)品，下面將對(duì)其進(jìn)行詳細(xì)介紹。

文件下載：ADM5120PX-AB-T-2.pdf

一、產(chǎn)品概述

ADM5120P/PX是一款高性能、高度集成且靈活的片上系統(tǒng)（SOC），它將SOHO/SME網(wǎng)關(guān)、NAT路由器、打印服務(wù)器和VPN網(wǎng)關(guān)等功能集于一身。該處理器能夠借助有線(xiàn)計(jì)算機(jī)、娛樂(lè)設(shè)備、打印機(jī)和其他智能設(shè)備，實(shí)現(xiàn)基于IP的寬帶服務(wù)在家庭或辦公室中的共享。此外，它采用了環(huán)保的“綠色”封裝，符合歐洲議會(huì)和理事會(huì)2003年1月27日關(guān)于限制在電氣和電子設(shè)備中使用某些有害物質(zhì)的指令（Directive 2002/95/EC）。

（一）ASIC特性

1. 處理器：配備MIPS 4Kc CPU，擁有嵌入式8K字節(jié)I-cache和8K字節(jié)D-cache，以及32項(xiàng)條目的TLB（組織為16個(gè)條目對(duì)），運(yùn)行頻率為175 MHz，性能可達(dá)227 MIPS。
2. 網(wǎng)絡(luò)功能：具備6個(gè)端口，支持IEEE 802.3快速以太網(wǎng)，擁有5個(gè)自動(dòng)MDIX（自動(dòng)交叉）雙絞線(xiàn)LAN接口和嵌入式10/100M PHY，還有1個(gè)MII接口。支持靈活的WAN端口選擇，內(nèi)置交換引擎、數(shù)據(jù)緩沖區(qū)/地址查找表，查找表可讀寫(xiě)，具備MAC層安全、MAC克隆解決方案、MAC過(guò)濾和帶寬控制功能，支持兩級(jí)優(yōu)先級(jí)的服務(wù)質(zhì)量（CoS），采用共享動(dòng)態(tài)數(shù)據(jù)緩沖區(qū)管理和嵌入式SSRAM，支持端口分組VLAN（可重疊）和TCP/IP加速器。
3. 內(nèi)存接口：支持SDRAM，有兩個(gè)存儲(chǔ)體（2個(gè)片選引腳），每個(gè)存儲(chǔ)體可支持1M x 32至32M x 32位（128M字節(jié)）；支持NOR Flash啟動(dòng)，一個(gè)存儲(chǔ)體（1個(gè)片選引腳），支持1M x 8位至1M x 32位（4M字節(jié)）。
4. 系統(tǒng)特性：具備UART接口、4個(gè)GPIO引腳、USB 1.1主機(jī)接口，時(shí)鐘源包括用于10/100的25 MHz晶體和用于USB的48 MHz晶體，采用0.18 μ CMOS工藝，支持1.8 V/3.3 V雙電源，采用PQFP封裝。

（二）軟件特性

支持Linux/Nucleus實(shí)時(shí)操作系統(tǒng)，提供基于Linux和Nucleus的交鑰匙支持，具備Telnet、IEEE 802.3以太網(wǎng)驅(qū)動(dòng)、RS232控制臺(tái)用戶(hù)界面驅(qū)動(dòng)、DHCP服務(wù)器/客戶(hù)端、PPP over Ethernet（PPPoE）、網(wǎng)絡(luò)地址轉(zhuǎn)換（NAT）用于IP地址映射/共享/安全、DNS代理、簡(jiǎn)單網(wǎng)絡(luò)時(shí)間協(xié)議（SNTP）、防火墻、基于Web的配置（WEB和HTTP）以及TFTP上傳/下載等功能。

（三）典型應(yīng)用

適用于IEEE 802.3 SOHO/SME網(wǎng)關(guān)、NAT路由器和通過(guò)USB1.1的打印服務(wù)器等場(chǎng)景。

二、接口描述

（一）引腳功能分類(lèi)

ADM5120P/PX的引腳分為網(wǎng)絡(luò)媒體連接、網(wǎng)絡(luò)時(shí)鐘、LED、MII管理、內(nèi)存總線(xiàn)、SDRAM控制信號(hào)、UART、JTAG、通用I/O（GPIO）、USB、外部CS/INT/Wait、電源和接地、調(diào)節(jié)器接口以及雜項(xiàng)等類(lèi)別。

（二）引腳圖

提供了P-FQFP-208-10封裝的引腳圖，方便工程師進(jìn)行硬件設(shè)計(jì)和布局。

（三）縮寫(xiě)說(shuō)明

詳細(xì)列出了引腳類(lèi)型和緩沖類(lèi)型的縮寫(xiě)及其含義，如I表示標(biāo)準(zhǔn)輸入引腳，O表示輸出引腳，I/O表示雙向輸入/輸出信號(hào)等。

（四）各接口詳細(xì)信息

1. 網(wǎng)絡(luò)媒體連接：包括接收對(duì)和發(fā)送對(duì)的引腳，用于傳輸差分?jǐn)?shù)據(jù)。
2. 網(wǎng)絡(luò)時(shí)鐘：提供25 MHz晶體輸出和輸入引腳，以及參考電壓引腳。
3. LED：每個(gè)端口有3個(gè)LED，可通過(guò)寄存器編程設(shè)置不同狀態(tài)，如鏈路/活動(dòng)、速度、雙工/沖突等。
4. MII管理：包含時(shí)鐘輸入、發(fā)送數(shù)據(jù)、接收數(shù)據(jù)、發(fā)送使能、接收時(shí)鐘、載波檢測(cè)、沖突檢測(cè)等引腳，用于MII端口的自動(dòng)協(xié)商結(jié)果監(jiān)測(cè)。
5. 內(nèi)存總線(xiàn)：包括數(shù)據(jù)總線(xiàn)和地址總線(xiàn)，用于SDRAM、閃存和外部設(shè)備的數(shù)據(jù)傳輸。
6. SDRAM控制信號(hào)：包括時(shí)鐘輸出、輸出使能、寫(xiě)使能、片選等信號(hào)，用于控制SDRAM的操作。
7. UART：提供數(shù)據(jù)載波檢測(cè)、數(shù)據(jù)準(zhǔn)備好、清除發(fā)送、接收數(shù)據(jù)和發(fā)送數(shù)據(jù)等引腳，用于異步通信。
8. JTAG：包括測(cè)試時(shí)鐘、測(cè)試模式選擇、測(cè)試數(shù)據(jù)輸出和輸入、異步復(fù)位等引腳，用于調(diào)試和測(cè)試。
9. GPIO：4個(gè)通用I/O引腳，內(nèi)部下拉。
10. USB：提供USB端口的差分?jǐn)?shù)據(jù)總線(xiàn)和時(shí)鐘輸入引腳。
11. 外部CS/INT/Wait：包括等待信號(hào)、外部中斷輸入和外部片選信號(hào)，用于外部設(shè)備的控制。
12. 電源和接地：提供不同電壓的電源和接地引腳，確保芯片的正常供電。
13. 調(diào)節(jié)器接口：包括參考電壓輸入和FET控制輸出引腳，用于調(diào)節(jié)器的控制。
14. 雜項(xiàng)：包括測(cè)試引腳、系統(tǒng)復(fù)位和25MHz時(shí)鐘輸出引腳。

三、系統(tǒng)架構(gòu)

（一）系統(tǒng)內(nèi)存映射

展示了系統(tǒng)內(nèi)存的分配情況，包括SRAM、SDRAM、USB 1.1主機(jī)控制器、交換部分和UART等模塊的地址范圍。

（二）系統(tǒng)和中斷寄存器描述

詳細(xì)介紹了系統(tǒng)和中斷寄存器的地址空間、概述、訪(fǎng)問(wèn)類(lèi)型和時(shí)鐘域等信息，包括中斷控制寄存器的映射和功能。

四、主要處理器

（一）4Kc CPU核心特性

支持32位數(shù)據(jù)和地址路徑，兼容MIPS32?指令集，包括MIPS II?指令、乘加和乘減指令、目標(biāo)乘法指令、零和一檢測(cè)指令、等待指令、條件移動(dòng)指令和預(yù)取指令等。具備MIPS16e應(yīng)用特定擴(kuò)展，可提高代碼密度。擁有8K字節(jié)的指令緩存和4K字節(jié)的數(shù)據(jù)緩存，支持寫(xiě)回和寫(xiě)分配、寫(xiě)通和無(wú)寫(xiě)分配等模式，支持緩存行鎖定和非阻塞預(yù)取。具備MIPS32?特權(quán)資源架構(gòu)，包括計(jì)數(shù)/比較寄存器、指令和數(shù)據(jù)監(jiān)視寄存器、單獨(dú)的中斷異常向量。內(nèi)存管理單元包括16個(gè)雙條目MIPS32風(fēng)格的JTLB和4個(gè)條目指令微TLB、4個(gè)條目數(shù)據(jù)微TLB。核心總線(xiàn)接口單元（Core BIU）的所有I/O均完全注冊(cè)，擁有獨(dú)立的單向32位地址和數(shù)據(jù)總線(xiàn)，以及兩個(gè)16字節(jié)的合并寫(xiě)緩沖區(qū)。乘法除法單元支持每時(shí)鐘周期執(zhí)行一次32 x 16乘法，每?jī)蓚€(gè)時(shí)鐘周期執(zhí)行一次32 x 32乘法，除法操作采用每時(shí)鐘1位的迭代算法，最少11個(gè)時(shí)鐘周期，最多34個(gè)時(shí)鐘周期。支持無(wú)最小時(shí)鐘頻率、電源下降模式和軟件控制的時(shí)鐘分頻器。提供EJTAG調(diào)試支持，包括CPU控制、軟件斷點(diǎn)、硬件斷點(diǎn)、測(cè)試訪(fǎng)問(wèn)端口和可選的EJTAG跟蹤硬件。

（二）功能描述

主要處理器子系統(tǒng)由啟用MMU的MIPS 4KC核心和相關(guān)的緩存系統(tǒng)組成，總線(xiàn)包裝塊將MIPS 4Kc EC總線(xiàn)轉(zhuǎn)換為系統(tǒng)總線(xiàn)。支持大端和小端模式，默認(rèn)設(shè)置為小端模式，可通過(guò)ADDR[19]引腳切換。

（三）寄存器描述

分為總線(xiàn)接口單元（BIU）和FPI總線(xiàn)0（FB）的寄存器，詳細(xì)介紹了各寄存器的地址、功能和字段含義。

五、多端口內(nèi)存控制器（MPMC）

（一）特性列表

支持動(dòng)態(tài)內(nèi)存接口，包括SDRAM和JEDEC低功耗SDRAM；支持異步靜態(tài)內(nèi)存設(shè)備，包括SRAM、ROM和NOR Flash，支持異步頁(yè)面模式；具備讀寫(xiě)緩沖區(qū)，可降低延遲并提高性能；支持8位、16位和32位寬的靜態(tài)內(nèi)存。

（二）功能描述

1. 靜態(tài)內(nèi)存控制器：支持極長(zhǎng)的傳輸時(shí)間，可通過(guò)擴(kuò)展等待（EW）位啟用超長(zhǎng)傳輸。每個(gè)存儲(chǔ)體需配置外部傳輸?shù)却隣顟B(tài)，通過(guò)相關(guān)寄存器進(jìn)行編程。靜態(tài)內(nèi)存讀控制包括片選和輸出使能之間的延遲可編程、讀訪(fǎng)問(wèn)時(shí)間由等待狀態(tài)決定、支持異步頁(yè)面模式讀等。靜態(tài)內(nèi)存寫(xiě)控制包括片選和寫(xiě)使能之間的延遲可編程、寫(xiě)訪(fǎng)問(wèn)時(shí)間由等待狀態(tài)決定等。
2. 動(dòng)態(tài)內(nèi)存控制器：支持SDRAM的ACT、REF、SREF、PRE、RD、WR、RDA、WRA等命令，以及MRS、NOP、PALL、DSM等軟件控制命令。給出了通用SDRAM初始化示例，包括等待電源和時(shí)鐘穩(wěn)定、設(shè)置初始化值、進(jìn)行刷新周期、編程操作值等步驟。

（三）寄存器描述

詳細(xì)介紹了MPMC的寄存器地址空間、概述、訪(fǎng)問(wèn)類(lèi)型和各寄存器的功能及字段含義。

六、以太網(wǎng)交換控制器

（一）交換引擎

1. 哈希函數(shù)：提供嵌入式1K MAC地址查找表，通過(guò)直接映射或XOR函數(shù)計(jì)算哈希地址條目。
2. 學(xué)習(xí)過(guò)程：根據(jù)數(shù)據(jù)包的源地址和哈希函數(shù)進(jìn)行地址學(xué)習(xí)，更新老化狀態(tài)和端口號(hào)。
3. 路由：根據(jù)數(shù)據(jù)包的目的MAC地址進(jìn)行路由，包括單播、廣播和多播等情況。
4. 轉(zhuǎn)發(fā)：采用存儲(chǔ)轉(zhuǎn)發(fā)方法，將數(shù)據(jù)包存儲(chǔ)在緩沖區(qū)中，然后直接發(fā)送到指定端口或CPU。
5. 緩沖區(qū)管理：采用輸出排隊(duì)和動(dòng)態(tài)共享內(nèi)存管理架構(gòu)，根據(jù)流量狀態(tài)分配緩沖區(qū)資源，避免頭端阻塞問(wèn)題。
6. 流量控制：根據(jù)全局空緩沖區(qū)計(jì)數(shù)和每個(gè)端口的等待傳輸計(jì)數(shù)控制流量，避免端口擁塞。
7. 全雙工：遵循IEEE 802.3x標(biāo)準(zhǔn)，接收PAUSE幀時(shí)停止端口傳輸，緩沖區(qū)滿(mǎn)時(shí)發(fā)送PAUSE幀。
8. 半雙工：支持背壓功能，緩沖區(qū)內(nèi)存空閑塊低于閾值時(shí)發(fā)送阻塞數(shù)據(jù)包。
9. 數(shù)據(jù)包優(yōu)先級(jí)和服務(wù)質(zhì)量（CoS）：可通過(guò)寄存器設(shè)置數(shù)據(jù)包的高優(yōu)先級(jí)，采用加權(quán)輪詢(xún)方案確定數(shù)據(jù)包的優(yōu)先級(jí)和傳輸順序。
10. VLAN：支持七端口分組VLAN，每個(gè)VLAN視為隔離端口，可將帶有VLAN地址的數(shù)據(jù)包轉(zhuǎn)發(fā)到CPU。
11. 地址表訪(fǎng)問(wèn)：提供對(duì)嵌入式MAC地址的讀寫(xiě)訪(fǎng)問(wèn)，可通過(guò)相關(guān)寄存器進(jìn)行操作。
12. 地址安全：支持源MAC地址安全功能，檢查進(jìn)入端口的數(shù)據(jù)包的源MAC地址是否存在于MAC地址表中。
13. 帶寬控制功能：提供RX/TX分離的帶寬控制功能，可編程設(shè)置為64 kbit / 128 kbit / 256 kbit / 512 kbit / 1 Mbit / 4 Mbit / 10 Mbit。
14. MII端口：可編程設(shè)置AN監(jiān)測(cè)、強(qiáng)制速度/雙工/流量控制和MII方向。

（二）DMA功能描述

提供數(shù)據(jù)包的發(fā)送和接收功能，每個(gè)路徑有兩個(gè)優(yōu)先級(jí)隊(duì)列，通過(guò)相關(guān)寄存器定義起始地址。發(fā)送和接收描述符包含控制位、緩沖區(qū)地址、長(zhǎng)度等信息，用于控制數(shù)據(jù)包的傳輸。

（三）交換控制寄存器映射

詳細(xì)介紹了交換控制寄存器的地址空間、概述、訪(fǎng)問(wèn)類(lèi)型和各寄存器的功能及字段含義。

七、UART

（一）特性列表

具有獨(dú)立的16 x 8發(fā)送和16 x 12接收FIFO，可減少CPU中斷；可編程波特率發(fā)生器；支持標(biāo)準(zhǔn)異步通信位（起始位、停止位和奇偶校驗(yàn)位）；可完全編程的串行接口特性，包括數(shù)據(jù)位、奇偶校驗(yàn)位、停止位和波特率等；支持可編程硬件流量控制。

（二）功能描述

執(zhí)行數(shù)據(jù)的串行到并行和并行到串行轉(zhuǎn)換，通過(guò)AMBA APB接口進(jìn)行數(shù)據(jù)和控制/狀態(tài)信息的讀寫(xiě)。發(fā)送和接收路徑采用內(nèi)部FIFO緩沖，支持高達(dá)460.8 Kbits/s的波特率，由線(xiàn)路控制寄存器和波特率寄存器控制?？僧a(chǎn)生可單獨(dú)屏蔽的中斷，支持調(diào)制解調(diào)器狀態(tài)輸入和輸出控制信號(hào)，使用nUARTCTS輸入和nUARTRTS輸出自動(dòng)控制串行數(shù)據(jù)流。

（三）寄存器描述

介紹了UART的寄存器地址空間、概述、訪(fǎng)問(wèn)類(lèi)型和各寄存器的功能及字段含義。

八、USB 1.1主機(jī)控制器

（一）特性列表

具備32位高性能AMBA AHB總線(xiàn)接口，支持小端/大端字節(jié)排序，采用32位Tx/Rx緩沖區(qū)管理架構(gòu)，支持全速（12Mbps）和低速（1.5Mbps）設(shè)備，支持嵌入式DPLL，可從48 MHz晶體或振蕩器運(yùn)行，支持SOF和CRC5/16的自動(dòng)生成，支持USB控制、中斷和批量數(shù)據(jù)包的DMA模式，支持描述符鏈架構(gòu)，支持兩個(gè)設(shè)備端口。

（二）功能描述

1. 系統(tǒng)總線(xiàn)接口：提供USB主機(jī)控制器與AHB總線(xiàn)接口的連接，包含AHB主接口和從接口，主機(jī)可通過(guò)AHB從接口編程USB主機(jī)控制器的操作寄存器，DMA單元可作為總線(xiàn)主設(shè)備通過(guò)AHB主接口訪(fǎng)問(wèn)系統(tǒng)內(nèi)存。
2. 操作寄存器：是USB 1.1主機(jī)控制器的CSR（配置和狀態(tài)寄存器），用于配置和獲取USB主機(jī)控制器的狀態(tài)，包括DMA、端點(diǎn)、啟用/禁用和中斷控制等。
3. SIE：處理USB的鏈路層協(xié)議，包括識(shí)別USB SYNC字段、地址和端點(diǎn)字段，解碼/編碼NRZI，生成/檢查位填充和CRC，轉(zhuǎn)換串行和并行數(shù)據(jù)，檢測(cè)/報(bào)告/生成USB總線(xiàn)事件。
4. DPLL：是用于從USB總線(xiàn)提取時(shí)鐘和數(shù)據(jù)的數(shù)字鎖相環(huán)。
5. 內(nèi)存BIST：用于測(cè)試TFIFO和RFIFO，采用MARCH C-測(cè)試算法，測(cè)試數(shù)據(jù)總線(xiàn)寬度為32位。

（三）DMA操作

支持控制、中斷和批量端點(diǎn)的數(shù)據(jù)傳輸，通過(guò)描述符鏈架構(gòu)實(shí)現(xiàn)高效的數(shù)據(jù)包調(diào)度。DMA可處理發(fā)送和接收數(shù)據(jù)包，根據(jù)描述符的設(shè)置更新傳輸狀態(tài)、數(shù)據(jù)長(zhǎng)度和緩沖區(qū)地址。對(duì)于中斷IN/OUT事務(wù)，每個(gè)ED只包含一個(gè)有效的TD，通過(guò)幀號(hào)和中斷服務(wù)周期參數(shù)指導(dǎo)硬件進(jìn)行中斷傳輸。

（四）USB控制狀態(tài)寄存器映射

詳細(xì)介紹了USB控制狀態(tài)寄存器的地址空間、概述、訪(fǎng)問(wèn)類(lèi)型和各寄存器的功能及字段含義。

九、電氣特性

（一）絕對(duì)最大額定值

包括電源電壓、輸入電壓、輸出電壓、存儲(chǔ)溫度、環(huán)境溫度和ESD保護(hù)等參數(shù)的最大額定值，超過(guò)這些值可能會(huì)對(duì)設(shè)備造成永久性損壞。

（二）DC特性

列出了電源電壓、I/O電源電壓、電源電流、輸入低電壓、輸入高電壓、輸入低泄漏電流、輸入高泄漏電流、輸出低電壓、輸出高電壓、輸入引腳電容和引腳電感等DC特性參數(shù)。

（三）AC時(shí)序

1. SDRAM接口：給出了時(shí)鐘周期時(shí)間、命令/地址設(shè)置延遲時(shí)間和保持延遲時(shí)間等參數(shù)的時(shí)序要求。
2. 內(nèi)存總線(xiàn)讀時(shí)序：包括數(shù)據(jù)到CLK_OUT上升沿的設(shè)置時(shí)間和保持時(shí)間、地址/F_CSX_N脈沖寬度、地址/F_CSX_N到F_OE_N的設(shè)置時(shí)間等參數(shù)。
3. 內(nèi)存總線(xiàn)寫(xiě)時(shí)序：包括地址/CS到WE_N下降沿的設(shè)置時(shí)間、數(shù)據(jù)到WE_N上升沿的設(shè)置時(shí)間和保持時(shí)間、WE_N脈沖寬度等參數(shù)。

十、封裝外形

介紹了Plastic Quad Flat Package（P-FQFP）208引腳封裝的尺寸和相關(guān)標(biāo)注。

總的來(lái)說(shuō)，ADM5120P/PX網(wǎng)絡(luò)處理器功能強(qiáng)大、特性豐富，在網(wǎng)絡(luò)設(shè)備設(shè)計(jì)中具有廣泛的應(yīng)用前景。工程師在使用過(guò)程中，需要根據(jù)具體需求合理配置和使用各個(gè)功能模塊，以充分發(fā)揮其性能優(yōu)勢(shì)。同時(shí)，對(duì)于電氣特性和封裝外形等方面的要求，也需要嚴(yán)格遵守，確保設(shè)計(jì)的穩(wěn)定性和可靠性。你在實(shí)際應(yīng)用中是否遇到過(guò)類(lèi)似處理器的使用問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。