91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx A7 FPGA的上電啟動(dòng)時(shí)間分析

FPGA技術(shù)江湖 ? 來(lái)源:郝旭帥電子設(shè)計(jì)團(tuán)隊(duì) ? 2026-03-31 11:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇主要討論Xilinx A7 FPGA的上電啟動(dòng)的時(shí)間分析··········加快從flash啟動(dòng)時(shí)間

4d884856-2bd1-11f1-90a1-92fbcf53809c.png

在測(cè)試板卡時(shí),發(fā)現(xiàn)FPGA板卡上電啟動(dòng)后,從flash讀取配置信息的時(shí)間大約需要5、6秒的時(shí)間,這個(gè)時(shí)間個(gè)人感覺(jué)有點(diǎn)長(zhǎng)了。

FPGA型號(hào):XC7A35T-FGG484-2

Flash型號(hào):n25q128

那為什么是5、6秒呢?

下面我們分析一波:

FPGA板卡上電啟動(dòng)后,需要從flash讀取配置信息。

flash的接口為spi。

我們?cè)诶胿ivado設(shè)計(jì)時(shí),一般默認(rèn)spi的模式為spix1,也就是一個(gè)時(shí)鐘一根數(shù)據(jù)線傳輸一個(gè)bit。

那么我們一共需要從flash中讀取出來(lái)多少bit呢?

4de501f4-2bd1-11f1-90a1-92fbcf53809c.png

從上述綜合結(jié)果來(lái)看,大概是2141x1024x8個(gè)bit(注:配置文件的大小之和選擇的芯片有關(guān)系,和設(shè)計(jì)的復(fù)雜度無(wú)關(guān))。

那么從flash讀取的時(shí)鐘是多少頻率呢?

我們?cè)诶胿ivado設(shè)計(jì)時(shí),一般默認(rèn)為3MHz(這個(gè)不一定呦,和芯片也有一定的關(guān)系)。

如何查看這個(gè)默認(rèn)時(shí)鐘呢?

筆者使用軟件為vivado 2019.2,(其他版本應(yīng)該類似吧-----)。

打開(kāi)下述的任何一個(gè)即可。

4e411e44-2bd1-11f1-90a1-92fbcf53809c.png

點(diǎn)擊tools,選擇edit device properties····

4e958e20-2bd1-11f1-90a1-92fbcf53809c.png

選擇Configuration···················

4efd02f8-2bd1-11f1-90a1-92fbcf53809c.png

可以看到默認(rèn)的配置時(shí)鐘的數(shù)據(jù)。

那么我們可以大概算一算了,bit文件的大小為:2141x1024x8個(gè)bit,利用3MHz的時(shí)鐘讀取,需要5.84秒左右(實(shí)際啟動(dòng)的時(shí)間要比這個(gè)長(zhǎng),需要包括上電延遲、模式檢測(cè)、讀取時(shí)間、配置等等,不過(guò)這個(gè)讀取時(shí)間占據(jù)了主要比例)。

如果想著加快這段時(shí)間的話,我們可以通過(guò)加快這個(gè)配置時(shí)鐘,來(lái)進(jìn)行縮短這段時(shí)間。

筆者嘗試將此時(shí)鐘設(shè)置為6MHz。

上述改為6MHz后,點(diǎn)擊ok。然后點(diǎn)擊保存。xdc文件中會(huì)多一句話:

4f5589a0-2bd1-11f1-90a1-92fbcf53809c.png

通過(guò)這句話來(lái)看,這個(gè)數(shù)字就是我們配置的時(shí)鐘速率,后續(xù)設(shè)計(jì)時(shí),如果需要更改此頻率,可以直接在xdc中加入這句話,然后修改數(shù)字即可。

重新編譯,生成配置文件,然后配置。

經(jīng)過(guò)測(cè)試,重新上電后,時(shí)間大概3秒鐘左右即可啟動(dòng)成功(時(shí)鐘速率快了一半,時(shí)間也差不多縮小了一半)。

那我們?cè)O(shè)置為多少呢?覺(jué)得肯定是越高越好哈。那能不能寫成100呢?

這個(gè)是不能的哈。我們來(lái)看看軟件里面的值:

4fab894a-2bd1-11f1-90a1-92fbcf53809c.png

只能夠設(shè)置為這個(gè)里面的值,不能自己隨便寫。

那么我們可以選擇最大的那個(gè)(66MHz)嗎?

答案是不一定能選擇,這個(gè)去確定flash是否支持66MHz的讀寫速率,以及FPGA和flash之間的PCB連接線是否能夠跑這個(gè)速率。

筆者的flash經(jīng)過(guò)查看手冊(cè),可以看到讀取的最大速率為54MHz。

5003a59e-2bd1-11f1-90a1-92fbcf53809c.png

結(jié)合一下,可以選擇50MHz(可以嘗試一下,需要看PCB連接線是否支持這個(gè)速率)。

505e8806-2bd1-11f1-90a1-92fbcf53809c.png

經(jīng)過(guò)測(cè)試,是可以使用的,啟動(dòng)的速度是可以的。

很多的“教程”中一般要求學(xué)習(xí)者,不論三七二一,先把這句話寫入到xdc中,用于加速配置。

這個(gè)是不對(duì)的,不要養(yǎng)成習(xí)慣(下述實(shí)例為網(wǎng)絡(luò)查詢,筆者沒(méi)有驗(yàn)證)。

當(dāng)選擇不同的芯片時(shí),配置所支持的速率是不同的。

50b53eee-2bd1-11f1-90a1-92fbcf53809c.png

如果在xdc中依然寫入50MHz的配置速率,那么就會(huì)出現(xiàn)無(wú)法匹配,進(jìn)而使用默認(rèn)最低速率配置。

關(guān)于配置的速率,在此告一段落。

我們還可以通過(guò)配置spi的模式,來(lái)進(jìn)行加快速率。有很多的flash是支持spix1、spix2、spix4(可以同時(shí)用多根線傳輸數(shù)據(jù))的,另外也需要看flash與FPGA之間硬件連接是否支持。

510f463c-2bd1-11f1-90a1-92fbcf53809c.png

5163f04c-2bd1-11f1-90a1-92fbcf53809c.png

51bbd6c2-2bd1-11f1-90a1-92fbcf53809c.png

通過(guò)查看硬件的鏈接方式,選擇自己模式。在選擇spix4時(shí),如果選擇的頻率過(guò)高,并且pcb鏈接沒(méi)有等長(zhǎng)(線長(zhǎng)差距較大時(shí)),可能會(huì)導(dǎo)致配置失敗,可以酌情降低配置速率。

配置模式選擇,然后點(diǎn)擊OK即可。

521102f0-2bd1-11f1-90a1-92fbcf53809c.png

xdc中就會(huì)多出下面這句話:

526938e4-2bd1-11f1-90a1-92fbcf53809c.png

筆者經(jīng)過(guò)測(cè)試,在筆者的板卡中,時(shí)間確實(shí)縮短了。

另外還有一種方式可以縮短這段時(shí)間,就是壓縮配置文件。方式可以參考:

Xilinx的A7 FPGA板卡上電啟動(dòng)后,從flash讀取配置信息的時(shí)間太長(zhǎng)····(一)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1662

    文章

    22461

    瀏覽量

    637940
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    9558

    瀏覽量

    157374
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2203

    瀏覽量

    131587

原文標(biāo)題:Xilinx A7 FPGA的上電啟動(dòng)的時(shí)間分析···加快從flash啟動(dòng)時(shí)間

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    STM32G030C8T6啟動(dòng)時(shí)間是如何影響HSE工作的?

    使用STM32G030C8T6過(guò)程中,發(fā)現(xiàn)給單片機(jī)供電的啟動(dòng)時(shí)間會(huì)影響單片機(jī)HSE的工作,時(shí)間
    發(fā)表于 03-28 09:04

    cmos的slvs-ec協(xié)議40針引腳該如何連接到xilinx a7開(kāi)發(fā)版?

    我有一塊集成了sony的cmos的板子,cmos的圖像數(shù)據(jù)走的是SLVS-EC協(xié)議,數(shù)據(jù)走的是0.4mm間隔的40針的接口,如圖: 請(qǐng)問(wèn)這個(gè)接口該如何接線到xilinxa7板子,該買什么規(guī)格
    發(fā)表于 03-28 14:19

    請(qǐng)問(wèn)HMC8413的啟動(dòng)時(shí)間大概為多少?

    請(qǐng)問(wèn)HMC8413的啟動(dòng)時(shí)間大概為多少? 目前自己測(cè)得HMC8413后,輸出信號(hào)幅度穩(wěn)定大概需要2ms。電路原理圖如下所示:
    發(fā)表于 03-25 06:39

    請(qǐng)問(wèn)如何將蜂鳥(niǎo)E203移植到Xilinx NEXYS A7 FPGA 開(kāi)發(fā)板?

    如何將蜂鳥(niǎo)E203移植到Xilinx NEXYS A7 FPGA 開(kāi)發(fā)板?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx
    發(fā)表于 11-11 07:44

    xilinx A7 200t PCI協(xié)議使用問(wèn)題

    使用PCI協(xié)議與上位機(jī)進(jìn)行通信,FPGA使用的是Xilinx A7 200t。使用過(guò)程中發(fā)現(xiàn),PCI IP只能使用4.5個(gè)小時(shí),之后配置空間仍然可用,而B(niǎo)AR空間不能使用。進(jìn)行了多次嘗試,每次結(jié)果都一樣,到4.5個(gè)小時(shí)就不能用了
    發(fā)表于 07-26 14:03

    xilinx a7生成.mcs,無(wú)法編程為a7

    你好 ,我們使用ise 14.2生成.mcs文件,但該文件無(wú)法編程為a7。有什么問(wèn)題 ? Vivado必須用于a7嗎?
    發(fā)表于 03-06 10:09

    如何在a7 fpga中實(shí)現(xiàn)回退多重啟動(dòng)

    我正試圖在a7 fpga中實(shí)現(xiàn)回退多重啟動(dòng)。以下是黃金圖像的ise工具中的設(shè)置:當(dāng)我完成將黃金圖像位文件加載到fpga中時(shí),完成的led可以點(diǎn)亮。但當(dāng)我完成將黃金映像mcs文件加載到
    發(fā)表于 06-01 06:17

    Linux系統(tǒng)啟動(dòng)時(shí)間優(yōu)化方案

    首先是對(duì)Linux啟動(dòng)過(guò)程的跟蹤和分析,生成詳細(xì)的啟動(dòng)時(shí)間報(bào)告,較為簡(jiǎn)單可行的方式是通過(guò)PrintkTime功能為啟動(dòng)過(guò)程的所有內(nèi)核信息增加時(shí)間
    發(fā)表于 05-13 10:56 ?3276次閱讀

    Xilinx FPGA的快速啟動(dòng)配置

    基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng),在眾多當(dāng)代應(yīng)用中,嵌入式系統(tǒng)必須滿足極其苛刻的時(shí)序要求。其中之一就是啟動(dòng)時(shí)間——即后電子系統(tǒng)進(jìn)入可操作狀態(tài)所需要的
    發(fā)表于 08-22 12:05 ?6639次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的快速<b class='flag-5'>啟動(dòng)</b>配置

    臺(tái)積20nm制程獲將用于蘋果A7試產(chǎn)

    臺(tái)積積極開(kāi)發(fā)20nm制程,花旗環(huán)球證券指出,在技術(shù)領(lǐng)先優(yōu)勢(shì)下,未來(lái)1~2年內(nèi)有機(jī)會(huì)獨(dú)吞蘋果(Apple)A7處理器訂單。野村證券評(píng)估,臺(tái)積明年第1季開(kāi)始試產(chǎn)A7,順利的話,后年上半
    發(fā)表于 09-28 09:40 ?1419次閱讀

    Xilinx7系列基于PCIe的設(shè)計(jì)如何滿足PCIe啟動(dòng)時(shí)間的要求

    根據(jù)PCIe的協(xié)議,當(dāng)設(shè)備啟動(dòng)后,PCIe設(shè)備必須滿足啟動(dòng)時(shí)間的要求,即后100ms內(nèi),完成PCIe設(shè)備的初始化。如果不能滿足PCIe設(shè)備啟動(dòng)時(shí)
    發(fā)表于 02-07 20:55 ?4390次閱讀
    <b class='flag-5'>Xilinx7</b>系列基于PCIe的設(shè)計(jì)如何滿足PCIe<b class='flag-5'>啟動(dòng)時(shí)間</b>的要求

    不同場(chǎng)景的FPGA外圍電路的時(shí)序分析與設(shè)計(jì)

    提出了由于FPGA容量的攀升和配置時(shí)間的加長(zhǎng),采用常規(guī)設(shè)計(jì)會(huì)導(dǎo)致系統(tǒng)功能失效的觀點(diǎn)。通過(guò)詳細(xì)描述Xilinx FPGA各種配置方式及其在電路設(shè)計(jì)中的優(yōu)缺點(diǎn),深入
    發(fā)表于 11-22 07:18 ?8636次閱讀
    不同場(chǎng)景的<b class='flag-5'>FPGA</b>外圍電路的<b class='flag-5'>上</b><b class='flag-5'>電</b>時(shí)序<b class='flag-5'>分析</b>與設(shè)計(jì)

    索尼a7現(xiàn)在還值得買嗎_索尼a7的報(bào)價(jià)_參數(shù)_圖片_評(píng)論分析

    索尼A7作為一款攝像機(jī)目前已經(jīng)得到了廣泛的運(yùn)用,本文主要介紹了索尼A7參數(shù)、索尼A7外觀圖片、索尼A7主要功能以及報(bào)價(jià)、最后對(duì)索尼A7進(jìn)行了
    發(fā)表于 12-26 16:00 ?1.1w次閱讀

    基于FPGA的PCIe設(shè)備如何才能滿足PCIe設(shè)備的啟動(dòng)時(shí)間的要求?

    根據(jù)PCIe的協(xié)議,當(dāng)設(shè)備啟動(dòng)后,PCIe設(shè)備必須滿足啟動(dòng)時(shí)間的要求,即后100ms內(nèi),完成PCIe設(shè)備的初始化。如果不能滿足PCIe設(shè)備啟動(dòng)時(shí)
    發(fā)表于 06-19 10:24 ?9146次閱讀
    基于<b class='flag-5'>FPGA</b>的PCIe設(shè)備如何才能滿足PCIe設(shè)備的<b class='flag-5'>啟動(dòng)時(shí)間</b>的要求?

    影響晶振啟動(dòng)時(shí)間的因素

    晶振的啟動(dòng)時(shí)間是指晶振通電到進(jìn)入穩(wěn)定振蕩狀態(tài)所需的時(shí)間。這個(gè)時(shí)間通常由晶振的內(nèi)部特性和外部電路決定。今天凱擎小妹帶大家具體了解一下影響啟動(dòng)時(shí)間大小的因素吧!
    的頭像 發(fā)表于 09-06 11:10 ?1469次閱讀