LTC2145-14/LTC2144-14/LTC2143-14：高性能雙路ADC的詳細(xì)解析

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，尤其是在處理高頻、寬動(dòng)態(tài)范圍信號(hào)的通信應(yīng)用中。今天，我們就來深入了解一下Linear Technology公司推出的LTC2145-14/LTC2144-14/LTC2143-14這三款14位、低功耗雙路ADC。

文件下載：LTC2143-14.pdf

產(chǎn)品概述

LTC2145-14/LTC2144-14/LTC2143-14是2通道同時(shí)采樣的14位A/D轉(zhuǎn)換器，專為數(shù)字化高頻、寬動(dòng)態(tài)范圍信號(hào)而設(shè)計(jì)。它們適用于對(duì)性能要求苛刻的通信應(yīng)用，具備73.1dB的信噪比（SNR）和90dB的無雜散動(dòng)態(tài)范圍（SFDR），超低抖動(dòng)（0.08 psRMS）允許對(duì)中頻（IF）頻率進(jìn)行欠采樣，且具有出色的噪聲性能。

主要特性

高性能指標(biāo)

• 高分辨率：14位分辨率，無丟失碼，確保了精確的信號(hào)轉(zhuǎn)換。
• 出色的動(dòng)態(tài)性能：SNR高達(dá)73.1dB，SFDR達(dá)到90dB，能夠有效抑制雜散信號(hào)，提供清晰的信號(hào)輸出。
• 低抖動(dòng)：0.08 psRMS的超低抖動(dòng)，使得在欠采樣IF頻率時(shí)仍能保持良好的噪聲性能。

低功耗設(shè)計(jì)

三款A(yù)DC的總功耗分別為189mW（LTC2145-14）、149mW（LTC2144-14）和113mW（LTC2143-14），單通道功耗分別為95mW、75mW和57mW，非常適合對(duì)功耗敏感的應(yīng)用。

靈活的輸出模式

支持全速率CMOS、雙倍數(shù)據(jù)速率CMOS或雙倍數(shù)據(jù)速率LVDS輸出，可根據(jù)不同的應(yīng)用需求進(jìn)行選擇。

可選特性

• 可選輸入范圍：輸入范圍可在1Vp-p至2Vp-p之間選擇，增加了應(yīng)用的靈活性。
• 時(shí)鐘占空比穩(wěn)定器：可選的時(shí)鐘占空比穩(wěn)定器允許在較寬的時(shí)鐘占空比范圍內(nèi)實(shí)現(xiàn)高速高性能運(yùn)行。
• 數(shù)據(jù)輸出隨機(jī)化：可通過隨機(jī)化數(shù)字輸出減少干擾，降低輸出頻譜中的雜散信號(hào)。

應(yīng)用領(lǐng)域

• 通信領(lǐng)域：適用于蜂窩基站、軟件定義無線電等通信系統(tǒng)，能夠滿足高頻、寬動(dòng)態(tài)范圍信號(hào)的處理需求。
• 醫(yī)療成像：在便攜式醫(yī)療成像設(shè)備中，可實(shí)現(xiàn)對(duì)微弱信號(hào)的精確采集和處理。
• 多通道數(shù)據(jù)采集：能夠同時(shí)對(duì)多個(gè)通道的信號(hào)進(jìn)行采樣和轉(zhuǎn)換，提高數(shù)據(jù)采集效率。
• 無損檢測(cè)：用于無損檢測(cè)設(shè)備，可檢測(cè)微小的信號(hào)變化，確保檢測(cè)的準(zhǔn)確性。

電氣特性

轉(zhuǎn)換器特性

• 積分線性誤差（INL）：典型值為±1LSB，確保了轉(zhuǎn)換的線性度。
• 差分線性誤差（DNL）：典型值為±0.3LSB，保證了每個(gè)量化臺(tái)階的一致性。
• 偏移誤差：在全溫度范圍內(nèi)，偏移誤差控制在±1.5mV以內(nèi)。
• 增益誤差：內(nèi)部參考時(shí)，增益誤差為±1.5%FS；外部參考時(shí)，增益誤差在-1.8%FS至0.9%FS之間。

模擬輸入特性

• 輸入范圍：在1.7V < VDD < 1.9V的條件下，模擬輸入范圍為1Vp-p至2Vp-p。
• 輸入共模電壓：差分模擬輸入時(shí)，輸入共模電壓范圍為0.7V至1.25V。
• 輸入漏電流：各輸入引腳的漏電流在規(guī)定范圍內(nèi)，確保了輸入信號(hào)的穩(wěn)定性。

動(dòng)態(tài)精度特性

在不同的輸入頻率下，SNR、SFDR等動(dòng)態(tài)指標(biāo)表現(xiàn)出色，能夠滿足大多數(shù)應(yīng)用的需求。例如，在5MHz輸入時(shí)，SNR可達(dá)73.1dB，SFDR可達(dá)90dB。

引腳配置與功能

通用引腳

• VDD：模擬電源，電壓范圍為1.7V至1.9V，需用0.1μF陶瓷電容旁路至地。
• VCM1和VCM2：分別為通道1和通道2的共模偏置輸出，標(biāo)稱值為VDD/2，需用0.1μF陶瓷電容旁路至地。
• GND：ADC電源地。
• AIN1+和AIN1-：通道1的正負(fù)差分模擬輸入。
• AIN2+和AIN2-：通道2的正負(fù)差分模擬輸入。
• REFH和REFL：ADC的高低參考，需按照推薦的旁路電路進(jìn)行連接。
• PAR/SER：編程模式選擇引腳，用于選擇串行或并行編程模式。
• ENC+和ENC-：編碼輸入，轉(zhuǎn)換在ENC+的上升沿或ENC-的下降沿開始。
• CS：在串行編程模式下為串行接口芯片選擇輸入；在并行編程模式下控制時(shí)鐘占空比穩(wěn)定器。
• SCK：在串行編程模式下為串行接口時(shí)鐘輸入；在并行編程模式下控制數(shù)字輸出模式。
• SDI：在串行編程模式下為串行接口數(shù)據(jù)輸入；在并行編程模式下與SDO一起用于控制電源狀態(tài)。
• SDO：在串行編程模式下為可選的串行接口數(shù)據(jù)輸出；在并行編程模式下與SDI一起用于控制電源狀態(tài)。
• VREF：參考電壓輸出，標(biāo)稱值為1.25V，需用2.2μF陶瓷電容旁路至地。
• SENSE：參考編程引腳，用于選擇內(nèi)部參考和輸入范圍。

不同輸出模式下的引腳

• 全速率CMOS輸出模式：各數(shù)據(jù)輸出引腳（D1_0至D1_13和D2_0至D2_13）、溢出輸出（OF1和OF2）和數(shù)據(jù)輸出時(shí)鐘（CLKOUT+和CLKOUT-）具有CMOS輸出電平。
• 雙倍數(shù)據(jù)速率CMOS輸出模式：兩個(gè)數(shù)據(jù)位復(fù)用在每個(gè)輸出引腳上，減少了輸出線的數(shù)量。
• 雙倍數(shù)據(jù)速率LVDS輸出模式：每個(gè)差分輸出對(duì)復(fù)用兩個(gè)數(shù)據(jù)位，輸出電流電平可編程，可選內(nèi)部100Ω終端電阻。

應(yīng)用信息

轉(zhuǎn)換器操作

• 電源：采用單1.8V電源供電，模擬輸入應(yīng)采用差分驅(qū)動(dòng)，編碼輸入可采用差分或單端驅(qū)動(dòng)，以降低功耗。
• 數(shù)字輸出：可通過串行SPI端口對(duì)模式控制寄存器進(jìn)行編程，選擇不同的數(shù)字輸出模式，如全速率CMOS、雙倍數(shù)據(jù)速率CMOS或雙倍數(shù)據(jù)速率LVDS。

模擬輸入

• 輸入電路：模擬輸入為差分CMOS采樣保持電路，輸入應(yīng)圍繞由VCM1或VCM2輸出引腳設(shè)置的共模電壓進(jìn)行差分驅(qū)動(dòng)。
• 輸入驅(qū)動(dòng)電路：
  • 輸入濾波：建議在模擬輸入處設(shè)置RC低通濾波器，以隔離驅(qū)動(dòng)電路與A/D采樣保持開關(guān)，并限制驅(qū)動(dòng)電路的寬帶噪聲。
  • 變壓器耦合電路：在較高輸入頻率下，采用傳輸線巴倫變壓器可獲得更好的平衡，降低A/D失真。
  • 放大器電路：可使用高速差分放大器或RF增益塊驅(qū)動(dòng)模擬輸入，以優(yōu)化信號(hào)質(zhì)量。

參考電路

• 內(nèi)部參考：芯片內(nèi)部具有1.25V電壓參考，可通過連接SENSE引腳選擇不同的輸入范圍。
• 外部參考：可通過向SENSE引腳施加0.625V至1.30V的電壓來調(diào)整輸入范圍。

編碼輸入

• 差分編碼模式：適用于正弦波、PECL或LVDS編碼輸入，編碼輸入內(nèi)部偏置為1.2V，輸入范圍可高于VDD（最高3.6V），共模范圍為1.1V至1.6V。
• 單端編碼模式：適用于CMOS編碼輸入，ENC-連接到地，ENC+由方波編碼輸入驅(qū)動(dòng)。

時(shí)鐘占空比穩(wěn)定器

為確保良好的性能，編碼信號(hào)的占空比應(yīng)保持在50%（±5%）?？蛇x的時(shí)鐘占空比穩(wěn)定器可使編碼占空比在30%至70%之間變化，并保持內(nèi)部50%的恒定占空比。

數(shù)字輸出

• 輸出模式：支持全速率CMOS、雙倍數(shù)據(jù)速率CMOS和雙倍數(shù)據(jù)速率LVDS三種輸出模式，可通過模式控制寄存器進(jìn)行設(shè)置。
• 可編程LVDS輸出電流：在LVDS模式下，默認(rèn)輸出驅(qū)動(dòng)電流為3.5mA，可通過串行編程調(diào)整為1.75mA、2.1mA、2.5mA、3mA、3.5mA、4mA和4.5mA。
• 可選LVDS驅(qū)動(dòng)內(nèi)部終端：可通過串行編程啟用內(nèi)部100Ω終端電阻，以吸收接收器處不完善終端引起的反射。
• 溢出位：當(dāng)模擬輸入超出范圍時(shí)，溢出輸出位輸出邏輯高電平，與數(shù)據(jù)位具有相同的流水線延遲。
• 輸出時(shí)鐘相移：可通過串行編程模式控制寄存器A2對(duì)CLKOUT+/CLKOUT-信號(hào)進(jìn)行相移，以滿足數(shù)據(jù)鎖存的建立和保持時(shí)間要求。

數(shù)據(jù)格式

默認(rèn)輸出數(shù)據(jù)格式為偏移二進(jìn)制，可通過串行編程模式控制寄存器A4選擇2的補(bǔ)碼格式。

數(shù)字輸出隨機(jī)化和交替位極性

• 數(shù)字輸出隨機(jī)化：通過對(duì)數(shù)字輸出進(jìn)行隨機(jī)化處理，可減少輸出頻譜中的雜散信號(hào)。
• 交替位極性：通過反轉(zhuǎn)奇數(shù)位，可減少電路板接地平面中的數(shù)字電流，降低數(shù)字噪聲。

數(shù)字輸出測(cè)試模式

可通過串行編程模式控制寄存器A4啟用數(shù)字輸出測(cè)試模式，強(qiáng)制A/D數(shù)據(jù)輸出為已知值，方便進(jìn)行電路測(cè)試。

輸出禁用

可通過串行編程模式控制寄存器A3禁用數(shù)字輸出，適用于電路測(cè)試或長時(shí)間不活動(dòng)的情況。

睡眠和休眠模式

可將A/D置于睡眠或休眠模式以節(jié)省功耗。睡眠模式下整個(gè)設(shè)備斷電，功耗僅為1mW；休眠模式下A/D核心斷電，內(nèi)部參考電路保持活動(dòng)，喚醒速度更快。

設(shè)備編程模式

• 并行編程模式：將PAR/SER引腳連接到VDD，通過CS、SCK、SDI和SDO引腳設(shè)置某些操作模式。
• 串行編程模式：將PAR/SER引腳連接到地，通過CS、SCK、SDI和SDO引腳組成的串行接口對(duì)A/D模式控制寄存器進(jìn)行編程。

接地和旁路

• 接地：需要一個(gè)干凈、完整的接地平面，建議使用多層電路板，將內(nèi)部接地平面置于ADC下方的第一層。
• 旁路：在VDD、OVDD、VCM、VREF、REFH和REFL引腳處使用高質(zhì)量陶瓷旁路電容，并確保電容盡可能靠近引腳。

熱傳遞

大部分熱量通過底部暴露焊盤和封裝引腳傳遞到印刷電路板上，為確保良好的電氣和熱性能，暴露焊盤必須焊接到電路板上的大接地焊盤，并通過陣列過孔連接到內(nèi)部接地平面。

典型應(yīng)用

文檔中給出了LTC2145-14的典型應(yīng)用電路和相關(guān)的FFT頻譜圖，展示了其在實(shí)際應(yīng)用中的性能表現(xiàn)。

相關(guān)產(chǎn)品

文檔還介紹了一些相關(guān)的產(chǎn)品，如其他型號(hào)的ADC、RF混頻器/解調(diào)器、放大器/濾波器和信號(hào)鏈接收器等，為工程師在設(shè)計(jì)系統(tǒng)時(shí)提供了更多的選擇。

總之，LTC2145-14/LTC2144-14/LTC2143-14這三款A(yù)DC以其高性能、低功耗和靈活的配置，為電子工程師在通信、醫(yī)療、數(shù)據(jù)采集等領(lǐng)域的設(shè)計(jì)提供了優(yōu)秀的解決方案。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體的需求和設(shè)計(jì)要求，合理選擇和使用這些ADC，并注意相關(guān)的設(shè)計(jì)要點(diǎn)，以確保系統(tǒng)的性能和穩(wěn)定性。你在使用這些ADC的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。