探索LTC2158 - 14：高性能雙路14位310Msps ADC的卓越之旅

引言

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的橋梁，其性能直接影響著整個系統(tǒng)的表現(xiàn)。今天，我們將深入剖析Linear Technology公司的LTC2158 - 14，一款具有出色性能的雙路14位310Msps ADC，探討它的特性、應(yīng)用以及設(shè)計要點。

文件下載：LTC2158-14.pdf

LTC2158 - 14的特性亮點

出色的動態(tài)性能

LTC2158 - 14在動態(tài)性能方面表現(xiàn)卓越。它擁有68.8dBFS的信噪比（SNR）和88dB的無雜散動態(tài)范圍（SFDR），這意味著它能夠準確地捕捉和轉(zhuǎn)換高頻、寬動態(tài)范圍的信號，有效減少噪聲和雜散信號的干擾，為系統(tǒng)提供清晰、準確的數(shù)字輸出。

低功耗設(shè)計

在功耗方面，LTC2158 - 14表現(xiàn)出色，總功耗僅為724mW，采用單1.8V電源供電。這種低功耗設(shè)計不僅降低了系統(tǒng)的能耗，還減少了散熱需求，提高了系統(tǒng)的穩(wěn)定性和可靠性。

易于驅(qū)動的輸入范圍

該ADC具有1.32VP - P的輸入范圍，且易于驅(qū)動。其1.25GHz的全功率帶寬采樣保持（S/H）電路，能夠在高頻下實現(xiàn)良好的性能，支持欠采樣技術(shù)，進一步擴展了其應(yīng)用范圍。

靈活的配置選項

LTC2158 - 14提供了豐富的配置選項。它具有可選的時鐘占空比穩(wěn)定器，可在寬范圍的時鐘占空比下保持高性能；還支持低功耗的睡眠和打盹模式，方便在不同工作場景下優(yōu)化功耗。此外，通過串行SPI端口，用戶可以方便地對其進行配置，實現(xiàn)各種功能。

兼容的封裝和版本

LTC2158 - 14采用64引腳（9mm × 9mm）的QFN封裝，體積小巧，適合高密度的電路板設(shè)計。同時，它還有引腳兼容的12位版本，為不同需求的用戶提供了更多選擇。

應(yīng)用領(lǐng)域廣泛

通信領(lǐng)域

在通信領(lǐng)域，LTC2158 - 14可用于蜂窩基站和軟件定義無線電（SDR）。其高性能的動態(tài)特性能夠滿足通信系統(tǒng)對高頻信號處理的要求，準確地捕捉和轉(zhuǎn)換信號，提高通信質(zhì)量。

醫(yī)療成像

在醫(yī)療成像領(lǐng)域，如CT、MRI等設(shè)備中，需要高精度的ADC來采集和處理圖像信號。LTC2158 - 14的高分辨率和低噪聲特性，能夠為醫(yī)療成像設(shè)備提供準確的圖像數(shù)據(jù)，有助于醫(yī)生做出更準確的診斷。

高清視頻

在高清視頻領(lǐng)域，LTC2158 - 14可用于視頻采集和處理設(shè)備，確保視頻信號的高質(zhì)量轉(zhuǎn)換和傳輸，為用戶帶來清晰、流暢的視覺體驗。

測試和測量儀器

在測試和測量儀器中，LTC2158 - 14的高精度和高速度特性，能夠滿足對各種信號的精確測量和分析需求，為科研和工業(yè)生產(chǎn)提供可靠的數(shù)據(jù)支持。

技術(shù)參數(shù)詳解

轉(zhuǎn)換器特性

• 分辨率：LTC2158 - 14具有14位的分辨率，且無丟失碼，能夠提供高精度的數(shù)字輸出。
• 線性誤差：其積分線性誤差（INL）典型值為±1.2LSB，差分線性誤差（DNL）典型值為±0.35LSB，確保了信號轉(zhuǎn)換的準確性。
• 偏移誤差和增益誤差：偏移誤差典型值為±5mV，增益誤差在內(nèi)部參考和外部參考下分別有不同的表現(xiàn)，同時還規(guī)定了偏移漂移和滿量程漂移的參數(shù)，保證了系統(tǒng)的穩(wěn)定性。
• 過渡噪聲：過渡噪聲為2.11LSBRMS，進一步體現(xiàn)了其低噪聲特性。

模擬輸入特性

• 輸入范圍和共模電壓：模擬輸入范圍為1.32VP - P，輸入共模電壓由VCM引腳設(shè)置，通常為0.435 ? VDD。
• 輸入泄漏電流：各輸入引腳的泄漏電流在規(guī)定范圍內(nèi)，確保了輸入信號的準確性。
• 采樣保持特性：采樣保持采集延遲時間為1ns，采集延遲抖動為0.15psRMS，全功率帶寬為1250MHz，為高頻信號的采集提供了保障。

動態(tài)精度特性

在不同輸入頻率下，LTC2158 - 14的SNR、SFDR和信號與噪聲加失真比（S/（N + D））都能保持較好的性能。例如，在15MHz輸入時，SNR可達68.8dBFS，SFDR可達88dBFS。

內(nèi)部參考特性

內(nèi)部參考輸出電壓穩(wěn)定，VCM輸出電壓和VREF輸出電壓都有明確的參數(shù)范圍，且具有一定的溫度穩(wěn)定性和輸出電阻，為ADC的正常工作提供了穩(wěn)定的參考電壓。

電源要求

模擬電源電壓（VDD）和輸出電源電壓（OVDD）推薦為1.8V，在不同的LVDS模式下，模擬和數(shù)字電源電流以及功耗也有所不同。此外，還提供了睡眠模式和打盹模式的功耗參數(shù)，方便用戶在不同場景下優(yōu)化功耗。

數(shù)字輸入和輸出特性

• 編碼輸入：編碼輸入（ENC + 和ENC - ）具有一定的差分輸入電壓和共模輸入電壓要求，輸入電阻和電容也有規(guī)定，確保了編碼信號的質(zhì)量。
• 數(shù)字輸入：CS、SDI、SCK等數(shù)字輸入引腳有明確的高低電平輸入電壓和輸入電流范圍，以及輸入電容參數(shù)。
• SDO輸出：SDO為開漏輸出，需要外接2k上拉電阻，具有一定的邏輯低輸出電阻和邏輯高輸出泄漏電流，以及輸出電容。
• 數(shù)字數(shù)據(jù)輸出：數(shù)字數(shù)據(jù)輸出為雙數(shù)據(jù)速率（DDR）LVDS信號，具有不同的差分輸出電壓和共模輸出電壓，以及片上終端電阻。

時序特性

采樣頻率范圍為10 - 310MHz，編碼信號的高低時間在時鐘占空比穩(wěn)定器開啟和關(guān)閉時有不同的要求，同時還規(guī)定了編碼到數(shù)據(jù)延遲、編碼到CLKOUT延遲、數(shù)據(jù)到CLKOUT偏斜等時序參數(shù)，以及流水線延遲為6個時鐘周期。SPI端口也有相應(yīng)的時序要求，確保數(shù)據(jù)的準確傳輸和配置。

典型性能特性

文檔中給出了LTC2158 - 14在不同輸入頻率下的FFT頻譜圖，直觀地展示了其在不同頻率下的動態(tài)性能。同時，還給出了積分非線性（INL）和差分非線性（DNL）的誤差曲線，以及SNR、SFDR與輸入電平、輸入頻率的關(guān)系曲線，幫助工程師更好地了解其性能特點。

引腳功能及應(yīng)用信息

引腳功能

LTC2158 - 14的各個引腳都有明確的功能。VDD為模擬電源引腳，GND為電源地引腳，AINA + 和AINA - 、AINB + 和AINB - 分別為通道A和通道B的差分模擬輸入引腳，SENSE為參考編程引腳，VREF為參考電壓輸出引腳，VCM為共模偏置輸出引腳，ENC + 和ENC - 為編碼輸入引腳，OGND為輸出驅(qū)動地引腳，OVDD為輸出驅(qū)動電源引腳，SDO、SDI、SCK、CS為串行接口引腳，PAR/SER為編程模式選擇引腳，還有多個LVDS輸出引腳用于輸出數(shù)字數(shù)據(jù)和時鐘信號。

應(yīng)用信息

轉(zhuǎn)換器操作

LTC2158 - 14是一款雙通道、14位310Msps的A/D轉(zhuǎn)換器，采用單1.8V電源供電。模擬輸入必須差分驅(qū)動，編碼輸入差分驅(qū)動可獲得最佳性能，數(shù)字輸出為雙數(shù)據(jù)速率LVDS。通過串行SPI端口可對模式控制寄存器進行編程，選擇不同的功能。

模擬輸入

模擬輸入為差分CMOS采樣保持電路，輸入應(yīng)圍繞VCM引腳設(shè)置的共模電壓差分驅(qū)動，輸入范圍為VCM - 0.33V到VCM + 0.33V，且輸入之間應(yīng)有180°的相位差。

輸入驅(qū)動電路

• 輸入濾波：建議在模擬輸入處設(shè)置RC低通濾波器，以隔離驅(qū)動電路和A/D采樣保持開關(guān)，減少寬帶噪聲。
• 變壓器耦合電路：在不同的輸入頻率范圍內(nèi)，可采用不同的變壓器耦合電路，如在5 - 70MHz、15 - 150MHz、150 - 900MHz等頻率范圍，推薦使用不同的變壓器和電路配置，以獲得更好的平衡和更低的A/D失真。
• 放大器電路：在高頻情況下，可使用高速差分放大器或RF增益塊驅(qū)動模擬輸入。若增益塊為單端輸出，則需使用變壓器電路將信號轉(zhuǎn)換為差分信號后再驅(qū)動A/D。

參考

LTC2158 - 14具有內(nèi)部1.25V電壓參考。對于1.32V輸入范圍，可通過連接SENSE到VDD選擇內(nèi)部參考，或施加1.25V外部參考電壓到SENSE。

編碼輸入

編碼輸入的信號質(zhì)量對A/D噪聲性能有很大影響，應(yīng)將其視為模擬信號，避免在電路板上與數(shù)字走線相鄰。編碼輸入內(nèi)部通過10k等效電阻偏置到1.2V，若驅(qū)動的共模電壓在1.1 - 1.5V之間，可直接驅(qū)動；否則，需要使用變壓器或耦合電容。輸入信號的最大（峰值）電壓不應(yīng)超過VDD + 0.1V或低于 - 0.1V。

時鐘占空比穩(wěn)定器

為了獲得良好的性能，編碼信號的占空比應(yīng)保持在50%（±5%）。若啟用可選的時鐘占空比穩(wěn)定器電路，編碼占空比可在30% - 70%之間變化，穩(wěn)定器將保持內(nèi)部50%的占空比。在需要快速改變采樣率的應(yīng)用中，可禁用時鐘占空比穩(wěn)定器，但需確保時鐘占空比為50%（±5%）。

數(shù)字輸出

數(shù)字輸出為雙數(shù)據(jù)速率LVDS信號，每個差分輸出對復(fù)用兩個數(shù)據(jù)位。默認輸出為標準LVDS電平，輸出電流為3.5mA，輸出共模電壓為1.25V，每個LVDS輸出對需要外接100Ω差分終端電阻。輸出由OVDD和OGND供電，與A/D核心電源和地隔離。

可編程LVDS輸出電流

默認輸出驅(qū)動電流為3.5mA，可通過串行編程模式控制寄存器A3調(diào)整輸出電流，可選電流級別包括1.75mA、2.1mA、2.5mA、3mA、3.5mA、4mA和4.5mA。

可選LVDS驅(qū)動內(nèi)部終端

在大多數(shù)情況下，僅使用外部100Ω終端電阻即可獲得良好的LVDS信號完整性。此外，可通過串行編程模式控制寄存器A3啟用可選的內(nèi)部100Ω終端電阻，以吸收接收器處不完善終端引起的反射。啟用內(nèi)部終端時，輸出驅(qū)動電流將加倍以保持相同的輸出電壓擺幅。

溢出位

溢出輸出位（OF）在模擬輸入超出范圍時輸出邏輯高電平，其流水線延遲與數(shù)據(jù)位相同。OF輸出為雙數(shù)據(jù)速率，CLKOUT + 為低電平時，通道A的溢出可用；CLKOUT + 為高電平時，通道B的溢出可用。

輸出時鐘相移

為了在鎖存輸出數(shù)據(jù)時提供足夠的建立和保持時間，CLKOUT + 信號可能需要相對于數(shù)據(jù)輸出位進行相移。大多數(shù)FPGA具有此功能，也可通過串行編程模式控制寄存器A2對ADC的CLKOUT + /CLKOUT - 信號進行相移，相移角度可為0°、45°、90°或135°。使用相移功能時，時鐘占空比穩(wěn)定器必須開啟，還可通過控制寄存器位反轉(zhuǎn)CLKOUT + 和CLKOUT - 的極性，實現(xiàn)45° - 315°的相移。

數(shù)據(jù)格式

默認輸出數(shù)據(jù)格式為偏移二進制，可通過串行編程模式控制寄存器A4選擇2's補碼格式。文檔中給出了模擬輸入電壓、數(shù)字數(shù)據(jù)輸出位和溢出位之間的關(guān)系表。

數(shù)字輸出隨機化

為了減少A/D數(shù)字輸出的干擾，可通過對數(shù)字輸出進行隨機化處理，將LSB與所有其他數(shù)據(jù)輸出位進行異或邏輯運算。解碼時，進行相反的異或操作。輸出隨機化通過串行編程模式控制寄存器A4啟用。

交替位極性

交替位極性模式可減少電路板上的數(shù)字反饋。啟用該模式時，所有奇數(shù)位（D1、D3、D5、D7、D9、D11、D13）在輸出緩沖器之前被反轉(zhuǎn)，偶數(shù)位（D0、D2、D4、D6、D8、D10、D12）、OF和CLKOUT不受影響。該模式獨立于數(shù)字輸出隨機化，可通過串行編程模式控制寄存器A4啟用。

數(shù)字輸出測試模式

為了進行數(shù)字接口的電路內(nèi)測試，LTC2158 - 14提供了多種測試模式，包括全1、全0、交替和棋盤格模式。這些模式通過串行編程模式控制寄存器A4啟用，啟用時將覆蓋所有其他格式化模式。

輸出禁用

可通過串行編程模式控制寄存器A3禁用數(shù)字輸出，包括OF和CLKOUT。高阻抗禁用狀態(tài)適用于長時間不活動的情況，不適用于多個轉(zhuǎn)換器之間的數(shù)據(jù)總線復(fù)用。

睡眠模式

可將A/D置于睡眠模式以節(jié)省功耗，睡眠模式下整個A/D轉(zhuǎn)換器斷電，功耗小于5mW。若編碼輸入信號未禁用，功耗可能會更高。睡眠模式可通過模式控制寄存器A1（串行編程模式）或SCK（并行編程模式）啟用。在串行編程模式下，還可在保持通道A正常工作的同時禁用通道B。從睡眠模式恢復(fù)所需的時間取決于VREF上的旁路電容大小。

打盹模式

在打盹模式下，A/D核心斷電，內(nèi)部參考電路保持活動，可實現(xiàn)更快的喚醒。從打盹模式恢復(fù)至少需要100個時鐘周期。打盹模式通過串行編程模式下的掉電寄存器A1啟用。只有在時鐘保持運行的情況下，才能保證從打盹模式的喚醒時間，否則適用睡眠模式的喚醒條件。

設(shè)備編程模式

LTC2158 - 14的操作模式可通過并行接口或簡單的串行接口進行編程。串行接口具有更高的靈活性，可對所有可用模式進行編程；并行接口功能相對有限，只能對一些常用模式進行編程。

并行編程模式

將PAR/SER引腳連接到VDD可啟用并行編程模式。CS、SCK和SDI引腳為二進制邏輯輸入，用于設(shè)置某些操作模式。這些引腳可連接到VDD或地，或由1.8V、2.5V或3.3V CMOS邏輯驅(qū)動。文檔中給出了CS、SCK和SDI引腳設(shè)置的模式表。

串行編程模式

將PAR/SER引腳連接到地可啟用串行編程模式。CS、SCK、SDI和SDO引腳構(gòu)成串行接口，用于對A/D控制寄存器進行編程。數(shù)據(jù)通過16位串行字寫入寄存器，也可從寄存器讀回數(shù)據(jù)以驗證其內(nèi)容。串行數(shù)據(jù)傳輸在CS拉低時開始，SDI引腳的數(shù)據(jù)在SCK的前16個上升沿被鎖存，SCK的后續(xù)上升沿將被忽略。數(shù)據(jù)傳輸在CS拉高時結(jié)束。16位輸入字的第一位為R/W位，接下來的7位為寄存器地址（A6:A0），最后8位為寄存器數(shù)據(jù)（D7:D0）。若R/W位為低，串行數(shù)據(jù)（D7:D0）將寫入由地址位（A6:A0）設(shè)置的寄存器；若R/W位為高，由地址位（A6:A0）設(shè)置的寄存器中的數(shù)據(jù)將在SDO引腳讀回。SDO引腳為開漏輸出，若通過SDO讀回寄存器數(shù)據(jù)，需要外接2k上拉電阻；若僅進行串行數(shù)據(jù)寫入且不需要讀回，則SDO可懸空，無需上拉電阻。文檔中還給出了模式控制寄存器的映射表。

軟件復(fù)位

若使用串行編程，應(yīng)在電源開啟并穩(wěn)定后盡快對模式控制寄存器進行編程。第一個串行命令必須是軟件復(fù)位，將所有寄存器數(shù)據(jù)位復(fù)位為邏輯0。通過向寄存器A0（位D7）寫入1來執(zhí)行軟件復(fù)位，復(fù)位完成后，位D7自動置為0。該寄存器為只寫寄存器。

接地和旁路

LTC2158 - 14需要在ADC下方的第一層有一個干凈、完整的接地平面的印刷電路板，推薦使用具有內(nèi)部接地平面的多層板。電路板布局應(yīng)確保數(shù)字和模擬信號線盡可能分離，避免數(shù)字走線與模擬信號線相鄰或在ADC下方。在VDD、OVDD、VCM、VREF引腳應(yīng)使用高質(zhì)量的陶瓷旁路電容，旁路電容應(yīng)盡可能靠近引腳，推薦使用0402尺寸的陶瓷電容。連接引腳和旁路電容的走線應(yīng)短而寬。模擬輸入、編碼信號和數(shù)字輸出不應(yīng)相互相鄰布線，應(yīng)使用接地填充和接地過孔作為隔離屏障。

熱傳遞

LTC2158 - 14產(chǎn)生的大部分熱量通過底部的外露焊盤和封裝引腳傳遞到印刷電路板上。為了獲得良好的電氣和熱性能，外露焊盤必須焊接到電路板上的大接地焊盤上，該焊盤應(yīng)通過一組過孔連接到內(nèi)部接地平面。

典型應(yīng)用和相關(guān)部件

文檔中給出了LTC2158 - 14的典型應(yīng)用電路原理圖，展示了其在實際應(yīng)用中的連接方式。同時，還列出了相關(guān)