1. 產(chǎn)品特性亮點(diǎn)

1.1 多通道集成

AD9272集成了8個(gè)通道的LNA、VGA、AAF和ADC，每個(gè)通道都具備42dB的可變?cè)鲆娣秶?，全差?a target="_blank">信號(hào)路徑，有源輸入前置放大器端接，最大增益可達(dá)52dB，ADC轉(zhuǎn)換速率最高可達(dá)80MSPS。這種高度集成的設(shè)計(jì)，在小尺寸封裝中實(shí)現(xiàn)了強(qiáng)大的功能，為系統(tǒng)設(shè)計(jì)節(jié)省了大量的空間。

1.2 低噪聲高性能

LNA的輸入?yún)⒖荚肼曤妷涸谠鲆鏋?1.3dB時(shí)典型值為0.75nV/√Hz，整個(gè)通道在最大增益時(shí)的組合輸入?yún)⒖荚肼曤妷簽?.85nV/√Hz。在假設(shè)15MHz噪聲帶寬和21.3dB LNA增益的情況下，輸入信噪比約為92dB，為系統(tǒng)提供了出色的噪聲性能。

1.3 靈活的增益控制

VGA的衰減范圍為 -42dB至0dB，SPI可編程的PGA增益為21dB/24dB/27dB/30dB，且采用線性dB增益控制，能夠滿足不同應(yīng)用場(chǎng)景對(duì)增益的需求。

1.4 抗混疊濾波

AAF為可編程的二階低通濾波器，截止頻率可在8MHz至18MHz之間調(diào)節(jié)，還具備可編程的高通濾波器，有效抑制噪聲和干擾，保證信號(hào)的質(zhì)量。

1.5 高速ADC

ADC為12位，采樣速率從10MSPS到80MSPS，信噪比（SNR）為70dB，無雜散動(dòng)態(tài)范圍（SFDR）為75dB，能夠?qū)崿F(xiàn)高精度的模數(shù)轉(zhuǎn)換。

1.6 交叉點(diǎn)開關(guān)

集成了8×8差分交叉點(diǎn)開關(guān)，支持連續(xù)波（CW）多普勒功能，為系統(tǒng)提供了更多的配置選項(xiàng)。

1.7 低功耗設(shè)計(jì)

每通道在12位/40MSPS（TGC）時(shí)功耗僅為195mW，在CW多普勒模式下每通道為120mW，還具備靈活的掉電模式，有助于延長(zhǎng)便攜式設(shè)備的電池續(xù)航時(shí)間。

2. 技術(shù)參數(shù)詳解

2.1 AC參數(shù)

在特定的電源電壓和輸入條件下，對(duì)LNA、VGA、AAF等各部分的性能進(jìn)行了詳細(xì)的參數(shù)測(cè)試。例如，LNA的增益有多種可選值，輸入電壓范圍根據(jù)不同的增益設(shè)置有所不同，輸入?yún)⒖荚肼曤妷涸诓煌鲆嫦乱灿忻鞔_的數(shù)值。這些參數(shù)為工程師在設(shè)計(jì)時(shí)提供了準(zhǔn)確的參考。

2.2 數(shù)字參數(shù)

包括時(shí)鐘輸入、邏輯輸入輸出等方面的參數(shù)。時(shí)鐘輸入支持CMOS/LVDS/LVPECL邏輯電平，邏輯輸入輸出的電壓、電阻、電容等參數(shù)也都有明確的規(guī)定，確保了芯片與其他數(shù)字電路的兼容性。

2.3 開關(guān)參數(shù)

規(guī)定了時(shí)鐘速率、時(shí)鐘脈沖寬度、輸出參數(shù)等，如時(shí)鐘速率范圍為10MSPS至80MSPS，輸出信號(hào)的傳播延遲、上升時(shí)間、下降時(shí)間等都有相應(yīng)的要求，保證了芯片在高速工作時(shí)的穩(wěn)定性。

2.4 絕對(duì)最大額定值

明確了芯片在電氣和環(huán)境方面的最大承受范圍，如電源電壓、工作溫度、存儲(chǔ)溫度等，工程師在使用時(shí)必須嚴(yán)格遵守這些限制，以避免芯片損壞。

3. 典型性能特性

通過一系列的圖表展示了芯片在不同條件下的性能表現(xiàn)，如增益誤差與GAIN+電壓的關(guān)系、增益匹配直方圖、輸出參考噪聲直方圖、SNR/SINAD與GAIN+的關(guān)系等。這些圖表直觀地反映了芯片的性能特點(diǎn)，幫助工程師更好地了解芯片的工作特性，優(yōu)化系統(tǒng)設(shè)計(jì)。

4. 工作原理剖析

4.1 超聲應(yīng)用

AD9272主要應(yīng)用于醫(yī)療超聲領(lǐng)域，超聲系統(tǒng)需要對(duì)生理信號(hào)的衰減進(jìn)行時(shí)間增益控制（TGC）補(bǔ)償，線性dB VGA是最佳解決方案。芯片的低噪聲、有源輸入端接、快速過載恢復(fù)、低功耗和差分驅(qū)動(dòng)等特性，滿足了超聲信號(hào)鏈的關(guān)鍵要求。

4.2 通道概述

每個(gè)通道包含TGC信號(hào)路徑和CW多普勒信號(hào)路徑。LNA提供用戶可調(diào)的輸入阻抗端接，CW多普勒路徑包括跨導(dǎo)放大器和交叉點(diǎn)開關(guān)，TGC路徑包括差分X - AMP? VGA、抗混疊濾波器和ADC。信號(hào)路徑全差分設(shè)計(jì)，可最大化信號(hào)擺幅并減少偶次失真。

4.3 LNA分析

LNA采用專有的超低噪聲設(shè)計(jì)，通過低阻值反饋電阻和輸出級(jí)的電流驅(qū)動(dòng)能力，實(shí)現(xiàn)了低輸入?yún)⒖荚肼曤妷骸Ｍ瑫r(shí)，通過有源阻抗匹配技術(shù)，可優(yōu)化不同應(yīng)用場(chǎng)景下的噪聲性能。

4.4 輸入過載保護(hù)

在超聲應(yīng)用中，輸入過載保護(hù)至關(guān)重要。芯片的LNA和VGA都具備內(nèi)置的過載保護(hù)功能，能夠在過載事件后快速恢復(fù)。外部可采用電壓鉗位等保護(hù)方案，進(jìn)一步增強(qiáng)系統(tǒng)的可靠性。

4.5 CW多普勒操作

AD9272包含實(shí)現(xiàn)模擬波束形成所需的前端組件，可將具有相似相位的CW通道進(jìn)行相干組合，減少延遲線或可調(diào)相移器/下混頻器的使用，提高系統(tǒng)的信號(hào)處理能力。

4.6 TGC操作

TGC信號(hào)路徑全差分設(shè)計(jì)，增益范圍為42dB，通過GAIN±引腳控制增益。不同的LNA和VGA增益設(shè)置會(huì)影響系統(tǒng)的靈敏度和動(dòng)態(tài)范圍，工程師需要根據(jù)具體需求進(jìn)行合理選擇。

4.7 ADC工作

采用流水線式ADC架構(gòu)，采樣發(fā)生在時(shí)鐘的上升沿。輸出數(shù)據(jù)經(jīng)過對(duì)齊、糾錯(cuò)后進(jìn)行序列化輸出，同時(shí)提供數(shù)據(jù)時(shí)鐘（DCO±）和幀時(shí)鐘（FCO±），方便數(shù)據(jù)的采集和處理。

5. 設(shè)計(jì)注意事項(xiàng)

5.1 時(shí)鐘輸入

為了實(shí)現(xiàn)最佳性能，AD9272的采樣時(shí)鐘輸入（CLK+和CLK - ）應(yīng)采用差分信號(hào)?？赏ㄟ^變壓器或電容進(jìn)行交流耦合，時(shí)鐘源應(yīng)選擇低抖動(dòng)的晶體控制振蕩器，如Valpey Fisher VFAC3系列。同時(shí)，要注意時(shí)鐘的占空比和抖動(dòng)對(duì)系統(tǒng)性能的影響。

5.2 電源和接地

建議使用兩個(gè)獨(dú)立的1.8V電源，分別為模擬（AVDD）和數(shù)字（DRVDD）供電。在電源輸入處應(yīng)使用多個(gè)去耦電容，以覆蓋高低頻噪聲。采用單一的PCB接地平面，并合理劃分模擬、數(shù)字和時(shí)鐘區(qū)域，可提高系統(tǒng)的穩(wěn)定性。

5.3 數(shù)字輸出

AD9272的差分輸出默認(rèn)符合ANSI - 644 LVDS標(biāo)準(zhǔn)，可通過SPI配置為低功耗、降低信號(hào)選項(xiàng)。在布線時(shí)，應(yīng)采用單點(diǎn)到點(diǎn)的網(wǎng)絡(luò)拓?fù)?，使?00Ω終端電阻，并確保差分輸出走線長(zhǎng)度相等且靠近，以避免時(shí)序誤差。

5.4 SPI接口

通過SPI接口，用戶可以對(duì)芯片進(jìn)行靈活的配置。在使用SPI時(shí)，要注意時(shí)鐘信號(hào)（SCLK）、數(shù)據(jù)輸入輸出（SDIO）和芯片選擇（CSB）的時(shí)序關(guān)系，確保數(shù)據(jù)的正確讀寫。

6. 總結(jié)

AD9272以其多通道集成、低噪聲、高性能、低功耗等優(yōu)點(diǎn)，成為醫(yī)療成像、汽車?yán)走_(dá)等領(lǐng)域的理想選擇。工程師在設(shè)計(jì)時(shí)，需要充分了解芯片的特性和參數(shù)，結(jié)合具體應(yīng)用場(chǎng)景，合理進(jìn)行電路設(shè)計(jì)和布局，以發(fā)揮芯片的最佳性能。你在使用AD9272或類似芯片時(shí)遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。