MAX1437B：八通道12位50Msps 1.8V ADC的深度解析

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天我們要詳細探討的是Maxim公司的MAX1437B，一款八通道、12位、50Msps、1.8V的ADC，具有串行LVDS輸出，在醫(yī)療成像和數(shù)字通信等領(lǐng)域有著廣泛的應(yīng)用。

文件下載：MAX1437B.pdf

一、產(chǎn)品概述

MAX1437B采用全差分輸入、流水線架構(gòu)以及數(shù)字誤差校正技術(shù)，可實現(xiàn)高速信號轉(zhuǎn)換。它專為低功耗和高動態(tài)性能而優(yōu)化，適用于醫(yī)療成像儀器和數(shù)字通信應(yīng)用。該ADC由1.8V單電源供電，每個通道功耗僅96mW，在5.3MHz輸入頻率下，可提供70.2dB（典型值）的信噪比（SNR）。此外，它還具備低功耗待機模式，可在空閑期間降低能耗。

二、關(guān)鍵特性

2.1 出色的動態(tài)性能

• 高信噪比：在5.3MHz輸入頻率下，SNR可達70.2dB，能有效減少信號中的噪聲干擾，提高信號質(zhì)量。
• 高無雜散動態(tài)范圍（SFDR）：在5.3MHz時，SFDR為98dBc，確保了信號的純凈度，減少雜散信號的影響。
• 高通道隔離度：在5.3MHz時，通道隔離度為82dB，可有效避免通道間的串擾，保證各通道信號的獨立性。

2.2 超低功耗

每個通道在正常工作時功耗僅96mW，大大降低了系統(tǒng)的整體功耗，尤其適用于對功耗要求較高的應(yīng)用場景。

2.3 串行LVDS輸出

• 靈活的輸出模式：支持LVDS/SLVS（可擴展低壓信號）模式，可通過引腳選擇，滿足不同系統(tǒng)的需求。
• 長距離傳輸：LVDS輸出支持長達30英寸的FR - 4背板連接，適用于需要長距離信號傳輸?shù)膽?yīng)用。

2.4 其他特性

• 數(shù)字信號完整性測試模式：可對數(shù)字信號的完整性進行測試，方便工程師進行調(diào)試和故障排查。
• 全差分模擬輸入：提供更穩(wěn)定的信號輸入，減少共模干擾。
• 寬差分輸入電壓范圍：輸入電壓范圍為1.4VP - P，可適應(yīng)不同幅度的模擬信號輸入。
• 片上1.24V精密帶隙基準：為ADC提供穩(wěn)定的基準電壓，保證轉(zhuǎn)換的準確性。
• 時鐘占空比均衡器：可補償時鐘占空比的大幅變化，確保數(shù)據(jù)轉(zhuǎn)換的穩(wěn)定性。
• 緊湊的封裝：采用68引腳TQFN封裝，尺寸為10mm x 10mm x 0.8mm，節(jié)省電路板空間。

三、電氣特性

3.1 直流精度

• 分辨率：12位分辨率，可提供較高的轉(zhuǎn)換精度。
• 積分非線性（INL）：典型值為±0.3 LSB，最大值為+2.5 LSB，保證了轉(zhuǎn)換結(jié)果的線性度。
• 差分非線性（DNL）：典型值為±0.25 LSB，最大值為±1 LSB，確保無漏碼現(xiàn)象，實現(xiàn)單調(diào)轉(zhuǎn)換。
• 偏移誤差：最大值為±0.5%FS，可通過校準進行補償。
• 增益誤差：范圍為 - 3%FS至+2%FS，典型值為±0.5%FS，可通過調(diào)整參考電壓進行優(yōu)化。

3.2 模擬輸入特性

• 輸入差分范圍：1.4VP - P，可滿足大多數(shù)模擬信號的輸入需求。
• 共模電壓范圍：典型值為0.76V，共模電壓范圍公差為±50mV，確保在不同共模電壓下的穩(wěn)定工作。
• 差分輸入阻抗：2kΩ，差分輸入電容為12.5pF，對輸入信號的影響較小。

3.3 轉(zhuǎn)換速率

• 最大轉(zhuǎn)換速率：50MHz，可實現(xiàn)高速數(shù)據(jù)轉(zhuǎn)換。
• 最小轉(zhuǎn)換速率：4.0MHz，可根據(jù)實際需求進行調(diào)整。
• 數(shù)據(jù)延遲：6.5個時鐘周期，確保數(shù)據(jù)的及時輸出。

3.4 動態(tài)特性

• 信噪比（SNR）：在5.3MHz輸入頻率下，典型值為70.2dB；在20MHz輸入頻率下，典型值為67dB。
• 信噪失真比（SINAD）：在5.3MHz輸入頻率下，典型值為70.2dB；在20MHz輸入頻率下，典型值為67dB。
• 有效位數(shù)（ENOB）：在5.3MHz輸入頻率下，典型值為11.4位；在20MHz輸入頻率下，典型值為10.8位。
• 無雜散動態(tài)范圍（SFDR）：在5.3MHz輸入頻率下，典型值為98dBc；在20MHz輸入頻率下，典型值為79dBc。
• 總諧波失真（THD）：在5.3MHz輸入頻率下，典型值為 - 96dBc；在20MHz輸入頻率下，典型值為 - 93dBc。

四、功能原理

4.1 輸入電路

MAX1437B的輸入電路采用全差分采樣方式，在跟蹤模式下，通過多個開關(guān)對輸入信號進行采樣，并將其存儲在電容上。然后，放大器將電容上的電壓值復制到另一個電容上，為后續(xù)的量化處理做準備。為了獲得最佳性能，需要平衡IN_P和IN_N的輸入阻抗。

4.2 參考配置

• 內(nèi)部參考模式：將REFADJ連接到GND，可使用內(nèi)部1.24V帶隙基準。內(nèi)部基準具有120ppm/°C的溫度系數(shù)，為保證穩(wěn)定性，需在REFIO和GND之間連接一個≥0.1μF的旁路電容。此外，還可通過在REFADJ和GND或REFADJ和REFIO之間添加外部電阻來調(diào)整滿量程范圍。
• 外部參考模式：將REFADJ連接到AVDD，可禁用內(nèi)部基準，使用外部穩(wěn)定的1.18V至1.30V參考電壓。同樣，需在REFIO和GND之間連接一個≥0.1μF的旁路電容。

4.3 時鐘輸入

MAX1437B接受CMOS兼容的時鐘信號，輸入時鐘占空比范圍為20%至80%。為實現(xiàn)指定的SNR性能，要求時鐘抖動較低，因為時鐘抖動會限制ADC的最大SNR性能。

4.4 PLL輸入

MAX1437B內(nèi)置PLL，可生成頻率為輸入時鐘六倍的輸出時鐘信號。通過設(shè)置PLL1、PLL2和PLL3引腳，可根據(jù)輸入時鐘范圍進行配置。

4.5 系統(tǒng)時序要求

模擬輸入信號在CLK信號的上升沿進行采樣，經(jīng)過6.5個時鐘周期后，轉(zhuǎn)換結(jié)果出現(xiàn)在數(shù)字輸出端。CLKOUTP和CLKOUTN組成的差分時鐘輸出用于驅(qū)動數(shù)據(jù)輸出，其頻率為CLK的六倍。FRAMEP和FRAMEN組成的差分幀對齊信號用于指示數(shù)據(jù)幀的起始位置，其頻率與輸入時鐘相同。

五、應(yīng)用信息

5.1 滿量程范圍調(diào)整

MAX1437B支持±5%的滿量程調(diào)整范圍。通過在REFADJ和GND之間添加25kΩ至250kΩ的外部電阻或電位器，可減小滿量程范圍；在REFADJ和REFIO之間添加相同阻值的電阻，則可增大滿量程范圍。

5.2 變壓器耦合

使用RF變壓器可將單端輸入信號轉(zhuǎn)換為全差分信號，同時可選擇升壓變壓器以降低驅(qū)動要求，減少輸入驅(qū)動器的信號擺幅，從而改善整體失真。

5.3 接地、旁路和電路板布局

MAX1437B需要高速電路板布局設(shè)計技術(shù)。所有旁路電容應(yīng)盡可能靠近器件放置，采用表面貼裝器件以減小電感。多層電路板應(yīng)具備充足的接地和電源平面，以保證信號完整性。高速數(shù)字信號走線應(yīng)遠離敏感的模擬走線，差分模擬輸入網(wǎng)絡(luò)布局應(yīng)保持對稱，以平衡寄生參數(shù)。

六、總結(jié)

MAX1437B是一款性能出色的八通道ADC，具有低功耗、高動態(tài)性能和靈活的配置選項。其出色的電氣特性和豐富的功能使其適用于醫(yī)療成像、多通道通信等多種應(yīng)用場景。在設(shè)計過程中，工程師需要根據(jù)具體需求合理選擇參考配置、時鐘輸入和輸出模式，并注意電路板布局和接地等問題，以充分發(fā)揮MAX1437B的性能優(yōu)勢。你在使用類似ADC的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。