LTC2262-12：12位150Msps超低功耗1.8V ADC的深度解析

在電子工程師的日常工作中，一款性能卓越的模數(shù)轉換器（ADC）是實現(xiàn)高質量信號處理的關鍵。今天，我們就來深入探討Linear Technology的LTC2262-12這款12位、150Msps的超低功耗1.8V ADC，看看它有哪些獨特之處以及如何在實際應用中發(fā)揮作用。

文件下載：LTC2262-12.pdf

一、產(chǎn)品概述

LTC2262-12是一款專為數(shù)字化高頻、寬動態(tài)范圍信號而設計的采樣12位A/D轉換器。它具有70.5dB的信噪比（SNR）和88dB的無雜散動態(tài)范圍（SFDR），超低抖動僅為0.17psRMS，這使得它在欠采樣中頻（IF）頻率時能展現(xiàn)出出色的噪聲性能。同時，它的直流規(guī)格也十分出色，包括典型的±0.3LSB積分非線性（INL）、±0.1LSB微分非線性（DNL），并且在整個溫度范圍內(nèi)無丟失碼，過渡噪聲低至0.3LSBRMS。

二、產(chǎn)品特性

高性能指標

• 出色的動態(tài)性能：70.5dB的SNR和88dB的SFDR，確保了在高頻信號處理時能夠準確地還原信號，減少噪聲和雜散信號的干擾。
• 超低功耗：僅146mW的功耗，對于需要長時間運行或對功耗敏感的應用來說，是一個非常理想的選擇。
• 寬輸入范圍：可選擇1Vp-p至2Vp-p的輸入范圍，能夠適應不同的信號源，增加了產(chǎn)品的靈活性。
• 高帶寬：800MHz的全功率帶寬采樣保持（S/H）電路，使得它能夠處理高頻信號，滿足現(xiàn)代通信等領域對高速信號處理的需求。

靈活的輸出模式

• 多種輸出類型：提供CMOS、DDR CMOS或DDR LVDS輸出，可根據(jù)不同的應用場景和系統(tǒng)要求進行選擇。例如，DDR CMOS輸出可以減少輸出線的數(shù)量，簡化電路板布線；DDR LVDS輸出則可以降低系統(tǒng)中的數(shù)字噪聲。
• 可選功能：具有可選的數(shù)據(jù)輸出隨機化器和時鐘占空比穩(wěn)定器，進一步提高了信號處理的穩(wěn)定性和可靠性。

低功耗模式

• 關機和休眠模式：支持關機和休眠模式，在不需要工作時可以降低功耗，延長設備的使用壽命。

易于配置

• 串行SPI端口：通過串行SPI端口進行配置，方便工程師對ADC的各種參數(shù)進行設置和調(diào)整。

引腳兼容

• 14位和12位版本：具有引腳兼容的14位和12位版本，方便在不同精度要求的應用中進行升級或替換。

三、應用領域

通信領域

• 蜂窩基站：在蜂窩基站中，需要對高頻信號進行準確的數(shù)字化處理，LTC2262-12的高性能指標和低功耗特性使其能夠滿足基站對信號處理的要求。
• 軟件定義無線電（SDR）：SDR系統(tǒng)需要靈活的信號處理能力，LTC2262-12的多種輸出模式和可配置性能夠適應SDR系統(tǒng)的需求。

醫(yī)療領域

• 便攜式醫(yī)療成像：對于便攜式醫(yī)療成像設備，低功耗和高性能是關鍵。LTC2262-12的超低功耗和出色的動態(tài)性能能夠滿足醫(yī)療成像設備對信號處理的要求。

數(shù)據(jù)采集領域

• 多通道數(shù)據(jù)采集：在多通道數(shù)據(jù)采集系統(tǒng)中，需要同時處理多個信號，LTC2262-12的高采樣率和寬輸入范圍能夠滿足多通道數(shù)據(jù)采集的需求。

無損檢測領域

• 無損檢測：無損檢測需要對微弱信號進行準確的檢測和分析，LTC2262-12的低噪聲和高分辨率能夠滿足無損檢測的要求。

四、電氣特性

絕對最大額定值

• 電源電壓：VDD和OVDD的范圍為 -0.3V至2V。
• 模擬輸入電壓：AIN+、AIN–、PAR/SER、SENSE的范圍為 -0.3V至（VDD + 0.2V）。
• 數(shù)字輸入電壓：ENC+、ENC–、CS、SDI、SCK的范圍為 -0.3V至3.9V。
• SDO輸出電壓：范圍為 -0.3V至3.9V。
• 數(shù)字輸出電壓：范圍為 -0.3V至（OVDD + 0.3V）。
• 工作溫度范圍：LTC2262C為0°C至70°C，LTC2262I為 -40°C至85°C。

轉換器特性

• 分辨率：12位，無丟失碼。
• 積分線性誤差：典型值為±0.3LSB。
• 微分線性誤差：典型值為±0.1LSB。
• 偏移誤差：典型值為±1.5mV。
• 增益誤差：內(nèi)部參考時為±0.4%FS，外部參考時為±1.5%FS。
• 偏移漂移：±20μV/°C。
• 滿量程漂移：內(nèi)部參考時為±30ppm/°C，外部參考時為±10ppm/°C。
• 過渡噪聲：外部參考時為0.3LSBRMS。

模擬輸入特性

• 模擬輸入范圍：1.7V < VDD < 1.9V時，為1至2Vp-p。
• 模擬輸入共模電壓：差分模擬輸入時，為VCM - 100mV至VCM + 100mV。
• 外部電壓參考：施加到SENSE引腳時，范圍為0.625V至1.300V。
• 模擬輸入共模電流：每引腳185μA。
• 模擬輸入泄漏電流：AIN+、AIN–在0 < AIN+、AIN– < VDD且無編碼時，為 -1至1μA。
• PAR/SER輸入泄漏電流：0 < PAR/SER < VDD時，為 -3至3μA。
• SENSE輸入泄漏電流：0.625V < SENSE < 1.3V時，為 -6至6μA。
• 采樣保持采集延遲時間：0ns。
• 采樣保持采集延遲抖動：0.17psRMS。
• 模擬輸入共模抑制比：80dB。
• 全功率帶寬：800MHz。

動態(tài)精度特性

• 信噪比（SNR）：在5MHz、30MHz、70MHz和140MHz輸入時，分別為70.5dB、70.4dB、70.3dB和70.1dB。
• 無雜散動態(tài)范圍（SFDR）：在5MHz、30MHz、70MHz和140MHz輸入時，2nd或3rd諧波分別為88dB、88dB、82dB和81dB，4th諧波或更高分別為90dB、90dB、90dB和90dB。
• 信號與噪聲加失真比（S/(N+D)）：在5MHz、30MHz、70MHz和140MHz輸入時，分別為70.4dB、70.3dB、70dB和69.8dB。

內(nèi)部參考特性

• VCM輸出電壓：IOUT = 0時，為0.5 ? VDD - 25mV至0.5 ? VDD + 25mV。
• VCM輸出溫度漂移：±25ppm/°C。
• VCM輸出電阻： -600μA < IOUT < 1mA時，為4Ω。
• VREF輸出電壓：IOUT = 0時，為1.225V至1.275V。
• VREF輸出溫度漂移：±25ppm/°C。
• VREF輸出電阻： -400μA < IOUT < 1mA時，為7Ω。
• VREF線調(diào)節(jié)：1.7V < VDD < 1.9V時，為0.6mV/V。

數(shù)字輸入和輸出特性

• 編碼輸入（ENC+、ENC–）：差分編碼模式下，差分輸入電壓為0.2V至1.6V，共模輸入電壓內(nèi)部設置或外部設置，輸入電壓范圍為0.2V至3.6V，輸入電阻為10kΩ，輸入電容為3.5pF；單端編碼模式下，高電平輸入電壓為1.2V，低電平輸入電壓為0.6V，輸入電壓范圍為0至3.6V，輸入電阻為30kΩ，輸入電容為3.5pF。
• 數(shù)字輸入（CS、SDI、SCK）：高電平輸入電壓為1.3V，低電平輸入電壓為0.6V，輸入電流為 -10至10μA，輸入電容為3pF。
• SDO輸出：邏輯低輸出電阻為200Ω，邏輯高輸出泄漏電流為 -10至10μA，輸出電容為4pF。
• 數(shù)字數(shù)據(jù)輸出（CMOS模式）：OVDD = 1.8V時，高電平輸出電壓為1.750V至1.790V，低電平輸出電壓為0.010V至0.050V；OVDD = 1.5V時，高電平輸出電壓為1.488V，低電平輸出電壓為0.010V；OVDD = 1.2V時，高電平輸出電壓為1.185V，低電平輸出電壓為0.010V。
• 數(shù)字數(shù)據(jù)輸出（LVDS模式）：差分輸出電壓為247mV至454mV，共模輸出電壓為1.125V至1.375V，片上終端電阻為100Ω。

功率要求

• CMOS輸出模式：VDD為1.7V至1.9V，OVDD為1.1V至1.9V，模擬電源電流DC輸入時為80.9mA，正弦波輸入時為82.7mA，數(shù)字電源電流正弦波輸入且OVDD = 1.2V時為5.1mA，功耗DC輸入時為146mW，正弦波輸入且OVDD = 1.2V時為155mW。
• LVDS輸出模式：VDD為1.7V至1.9V，OVDD為1.7V至1.9V，模擬電源電流正弦波輸入時為86.3mA至99.2mA，數(shù)字電源電流正弦輸入且1.75mA模式時為18.8mA至21mA，3.5mA模式時為36.7mA至40mA，功耗正弦輸入且1.75mA模式時為189mW至217mW，3.5mA模式時為221mW至251mW。
• 睡眠模式功率：0.5mW。
• 休眠模式功率：9mW。
• 差分編碼模式啟用時的功率增加：10mW。

時序特性

• 采樣頻率：1MHz至150MHz。
• ENC低時間：占空比穩(wěn)定器關閉時為3.17ns至500ns，開啟時為2.0ns至500ns。
• ENC高時間：占空比穩(wěn)定器關閉時為3.17ns至500ns，開啟時為2.0ns至500ns。
• 采樣保持采集延遲時間：0ns。
• 數(shù)字數(shù)據(jù)輸出（CMOS模式）：ENC到數(shù)據(jù)延遲為1.1ns至3.1ns，ENC到CLKOUT延遲為1ns至2.6ns，DATA到CLKOUT偏斜為0至0.6ns，流水線延遲全速率模式為5.0個周期，雙數(shù)據(jù)速率模式為5.5個周期。
• 數(shù)字數(shù)據(jù)輸出（LVDS模式）：ENC到數(shù)據(jù)延遲為1.1ns至3.2ns，ENC到CLKOUT延遲為1ns至2.7ns，DATA到CLKOUT偏斜為0至0.6ns，流水線延遲為5.5個周期。
• SPI端口時序：SCK周期寫模式為250ns，讀回模式為40ns，CS到SCK建立時間為5ns，SCK到CS建立時間為5ns，SDI建立時間為5ns，SDI保持時間為5ns，SCK下降沿到SDO有效讀回模式為125ns。

五、引腳配置

LTC2262-12有三種數(shù)字輸出模式，分別為全速率CMOS輸出模式、雙數(shù)據(jù)速率CMOS輸出模式和雙數(shù)據(jù)速率LVDS輸出模式。不同模式下的引腳配置有所不同，但都具有各自的特點和優(yōu)勢。例如，在全速率CMOS輸出模式下，D0至D11為數(shù)字輸出，CLKOUT+和CLKOUT–為數(shù)據(jù)輸出時鐘；在雙數(shù)據(jù)速率CMOS輸出模式下，D0_1至D10_11為雙數(shù)據(jù)速率數(shù)字輸出；在雙數(shù)據(jù)速率LVDS輸出模式下，D0_1–/D0_1+至D10_11–/D10_11+為雙數(shù)據(jù)速率數(shù)字輸出，OF–/OF+為溢出數(shù)字輸出。

六、應用信息

轉換器操作

LTC2262-12由單1.8V電源供電，模擬輸入應采用差分驅動，編碼輸入可以差分或單端驅動以降低功耗。數(shù)字輸出可以是CMOS、雙數(shù)據(jù)速率CMOS或雙數(shù)據(jù)速率LVDS。通過串行SPI端口對模式控制寄存器進行編程，可以選擇許多附加功能。

模擬輸入

模擬輸入是一個差分CMOS采樣保持電路，輸入應圍繞由VCM輸出引腳設置的共模電壓進行差分驅動，對于2V輸入范圍，輸入應在VCM - 0.5V至VCM + 0.5V之間擺動，并且輸入之間應有180°的相位差。

輸入驅動電路

• 輸入濾波：在模擬輸入處應設置RC低通濾波器，以隔離驅動電路與A/D采樣保持開關，并限制驅動電路的寬帶噪聲。
• 變壓器耦合電路：在較高輸入頻率下，使用傳輸線巴倫變壓器可以獲得更好的平衡，從而降低A/D失真。
• 放大器電路：在非常高的頻率下，RF增益塊通常比差分放大器具有更低的失真。如果增益塊是單端的，則應使用變壓器電路將信號轉換為差分信號后再驅動A/D。

參考

LTC2262-12具有內(nèi)部1.25V電壓參考。通過將SENSE引腳連接到VDD或地，可以選擇不同的輸入范圍。也可以通過向SENSE引腳施加0.625V至1.30V的電壓來調(diào)整輸入范圍。

編碼輸入

編碼輸入的信號質量會強烈影響A/D的噪聲性能，應將其視為模擬信號，避免在電路板上與數(shù)字走線相鄰。編碼輸入有差分編碼模式和單端編碼模式兩種操作模式，應根據(jù)不同的輸入信號類型選擇合適的模式。

時鐘占空比穩(wěn)定器

為了獲得良好的性能，編碼信號的占空比應為50%（±5%）。如果啟用可選的時鐘占空比穩(wěn)定器電路，編碼占空比可以在30%至70%之間變化，穩(wěn)定器將保持內(nèi)部占空比為50%。

數(shù)字輸出

• 數(shù)字輸出模式：LTC2262-12可以在全速率CMOS、雙數(shù)據(jù)速率CMOS和雙數(shù)據(jù)速率LVDS三種數(shù)字輸出模式下工作。
• 溢出位：溢出輸出位（OF）在模擬輸入超出范圍或低于范圍時輸出邏輯高電平，與數(shù)據(jù)位具有相同的流水線延遲。
• 輸出時鐘相移：可以通過串行編程模式控制寄存器A2對CLKOUT+/CLKOUT–信號進行相移，以允許在鎖存數(shù)據(jù)時具有足夠的建立和保持時間。
• 數(shù)字輸出隨機化：通過對數(shù)字輸出進行隨機化，可以減少A/D數(shù)字輸出的干擾。
• 交替位極性：交替位極性模式可以減少電路板上的數(shù)字反饋，降低數(shù)字噪聲。
• 數(shù)字輸出測試模式：可以通過串行編程模式控制寄存器A4啟用數(shù)字輸出測試模式，用于對A/D數(shù)字接口進行在線測試。
• 輸出禁用：可以通過串行編程模式控制寄存器A3禁用數(shù)字輸出。

睡眠和休眠模式

LTC2262-12可以進入睡眠或休眠模式以節(jié)省功率。睡眠模式下整個A/D轉換器斷電，功耗為0.5mW；休眠模式下A/D核心斷電，內(nèi)部參考電路保持活動，喚醒速度比睡眠模式快。

設備編程模式

LTC2262-12的操作模式可以通過并行接口或簡單的串行接口進行編程。串行接口具有更多的靈活性，可以編程所有可用模式；并行接口則相對有限，只能編程一些常用模式。

七、典型應用

文檔中給出了LTC2262評估板的原理圖，展示了該ADC在實際應用中的電路連接方式。通過合理的電路設計和布局，可以充分發(fā)揮LTC2262-12的性能優(yōu)勢。

八、總結

LTC22