探索MAX1248/MAX1249：低功耗4通道10位串行ADC的卓越性能與應(yīng)用

在電子設(shè)計(jì)領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一個(gè)至關(guān)重要的環(huán)節(jié)，它直接影響著系統(tǒng)的數(shù)據(jù)采集與處理能力。今天，我們將深入探討MAXIM公司推出的MAX1248/MAX1249這兩款+2.7V至+5.25V低功耗、4通道、串行10位ADC，了解它們的特性、工作原理以及應(yīng)用場(chǎng)景。

文件下載：MAX1249ACEE+.pdf

一、產(chǎn)品概述

MAX1248/MAX1249是兩款功能強(qiáng)大的10位數(shù)據(jù)采集系統(tǒng)，它們將4通道多路復(fù)用器、高帶寬跟蹤/保持電路和串行接口集于一身，具備高轉(zhuǎn)換速度和低功耗的顯著優(yōu)勢(shì)。這兩款A(yù)DC采用單+2.7V至+5.25V電源供電，其模擬輸入可通過(guò)軟件配置實(shí)現(xiàn)單極性/雙極性以及單端/差分操作，為不同的應(yīng)用場(chǎng)景提供了靈活的選擇。

1.1 接口特性

它們擁有4線(xiàn)串行接口，能夠直接與SPI?/QSPI?和MICROWIRE?設(shè)備相連，無(wú)需額外的外部邏輯。此外，串行選通輸出允許直接連接到TMS320系列數(shù)字信號(hào)處理器，方便實(shí)現(xiàn)數(shù)據(jù)的傳輸與處理。

1.2 參考電壓

MAX1248內(nèi)置2.5V參考電壓，而MAX1249則需要外部參考電壓。兩款器件都配備了參考緩沖放大器，其電壓調(diào)整范圍為±1.5%，可根據(jù)實(shí)際需求進(jìn)行靈活調(diào)整。

1.3 低功耗設(shè)計(jì)

這兩款A(yù)DC提供了硬連線(xiàn)的SHDN引腳和軟件可選的掉電模式，并且可以編程實(shí)現(xiàn)轉(zhuǎn)換結(jié)束后自動(dòng)關(guān)機(jī)。訪問(wèn)串行接口時(shí)，MAX1248/MAX1249會(huì)自動(dòng)上電，其快速開(kāi)啟時(shí)間使得它們可以在每次轉(zhuǎn)換之間關(guān)機(jī)，在降低采樣率的情況下，可將電源電流降低至60μA以下，有效節(jié)省了功耗。

1.4 封裝形式

MAX1248/MAX1249提供16引腳DIP和非常小的QSOP封裝，其中QSOP封裝占用的電路板面積與8引腳SO封裝相同，節(jié)省了電路板空間。

二、關(guān)鍵特性

2.1 輸入通道

具備4通道單端或2通道差分輸入，可根據(jù)實(shí)際應(yīng)用需求選擇合適的輸入方式。

2.2 電源與功耗

• 寬電源范圍：支持單+2.7V至+5.25V電源供電，適應(yīng)不同的電源環(huán)境。
• 低功耗：在不同的工作模式下，功耗表現(xiàn)出色。例如，在133ksps、+3V電源時(shí)，功耗為1.2mA；在1ksps、+3V電源時(shí)，功耗為54μA；在掉電模式下，功耗僅為1μA。

2.3 兼容性

與SPI/QSPI/MICROWIRE/TMS320兼容的4線(xiàn)串行接口，方便與各種微處理器和數(shù)字信號(hào)處理器進(jìn)行接口連接。

2.4 輸入模式

軟件可配置單極性或雙極性輸入，滿(mǎn)足不同的信號(hào)采集需求。

2.5 封裝優(yōu)勢(shì)

采用16引腳QSOP封裝，與8引腳SO封裝占用相同的電路板面積，節(jié)省空間。

三、電氣特性

3.1 直流精度

• 分辨率：10位分辨率，能夠提供較高的測(cè)量精度。
• 相對(duì)精度：MAX124A的相對(duì)精度為±0.5 LSB，MAX124B為±1.0 LSB。
• 差分非線(xiàn)性：無(wú)漏碼，差分非線(xiàn)性為±1 LSB。
• 偏移誤差和增益誤差：不同型號(hào)的偏移誤差和增益誤差有所不同，具體可參考數(shù)據(jù)手冊(cè)。
• 增益溫度系數(shù)：±0.25 ppm/°C，保證了在不同溫度環(huán)境下的穩(wěn)定性。
• 通道間偏移匹配：±0.05 LSB，確保各通道之間的一致性。

3.2 動(dòng)態(tài)特性

• 信噪失真比（SINAD）：66 dB，能夠有效抑制噪聲干擾，提高信號(hào)質(zhì)量。
• 總諧波失真（THD）：高達(dá)-70 dB，減少了諧波對(duì)信號(hào)的影響。
• 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：70 dB，提供了更純凈的信號(hào)輸出。
• 通道間串?dāng)_：-75 dB，降低了通道之間的相互干擾。
• 小信號(hào)帶寬：2.25 MHz，可處理高頻信號(hào)。
• 滿(mǎn)功率帶寬：1.0 MHz，滿(mǎn)足一定的功率要求。

3.3 轉(zhuǎn)換速率

• 轉(zhuǎn)換時(shí)間：根據(jù)不同的時(shí)鐘模式和條件，轉(zhuǎn)換時(shí)間有所不同，例如內(nèi)部時(shí)鐘、SHDN = FLOAT時(shí)，轉(zhuǎn)換時(shí)間為5.5 - 7.5 μs。
• 跟蹤/保持采集時(shí)間：1.5 μs，能夠快速采集信號(hào)。
• 孔徑延遲：30 ns，確保信號(hào)采集的準(zhǔn)確性。
• 孔徑抖動(dòng)：<50 ps，減少了抖動(dòng)對(duì)信號(hào)的影響。
• 內(nèi)部時(shí)鐘頻率：SHDN = FLOAT時(shí)為1.8 MHz，SHDN = VDD時(shí)為0.225 MHz。
• 外部時(shí)鐘頻率：范圍為0.1 - 2.0 MHz，數(shù)據(jù)傳輸時(shí)為0 - 2.0 MHz。

3.4 其他特性

• 模擬/COM輸入：輸入電壓范圍可根據(jù)單極性或雙極性模式進(jìn)行配置，多路復(fù)用器泄漏電流小，輸入電容為16 pF。
• 內(nèi)部參考（僅MAX1248）：VREF輸出電壓在TA = +25°C時(shí)為2.470 - 2.530 V，短電路電流為30 mA，溫度系數(shù)為±30 ppm/°C，負(fù)載調(diào)節(jié)性能良好。
• 外部參考：VREF輸入電壓范圍為1.0 - VDD + 50mV，輸入電流和電阻在一定范圍內(nèi)，掉電時(shí)輸入電流較小。
• 數(shù)字輸入輸出：輸入高、低電壓和滯后電壓等參數(shù)符合規(guī)定，輸出電壓低和高在不同負(fù)載電流下有相應(yīng)的值，三態(tài)泄漏電流和輸出電容較小。
• 電源要求：正電源電壓范圍為2.70 - 5.25 V，不同工作模式下的正電源電流不同，電源抑制能力為±0.3 mV。

四、工作原理

4.1 轉(zhuǎn)換技術(shù)

MAX1248/MAX1249采用逐次逼近轉(zhuǎn)換技術(shù)和輸入跟蹤/保持（T/H）電路，將模擬信號(hào)轉(zhuǎn)換為10位數(shù)字輸出。通過(guò)內(nèi)部控制邏輯和時(shí)鐘信號(hào)，實(shí)現(xiàn)信號(hào)的采集、轉(zhuǎn)換和數(shù)據(jù)輸出。

4.2 偽差分輸入

在單端模式下，IN+內(nèi)部連接到CH0 - CH3，IN-連接到COM；在差分模式下，IN+和IN-從CH0/CH1和CH2/CH3兩對(duì)通道中選擇。這種偽差分輸入配置在轉(zhuǎn)換過(guò)程中，只有IN+的信號(hào)被采樣，IN-需要在轉(zhuǎn)換期間保持相對(duì)于AGND的穩(wěn)定性，通常通過(guò)連接0.1μF電容來(lái)實(shí)現(xiàn)。

4.3 跟蹤/保持

T/H電路在控制字的特定位時(shí)鐘輸入后進(jìn)入跟蹤和保持模式。在跟蹤模式下，選擇的正輸入（IN+）對(duì)電容CHOLD充電；在保持模式下，T/H開(kāi)關(guān)打開(kāi)，保持CHOLD上的電荷作為IN+信號(hào)的采樣。跟蹤/保持的采集時(shí)間取決于輸入信號(hào)的源阻抗和輸入電容，計(jì)算公式為[t{ACQ} = 7.6 times (R{S} + R{IN}) times 16 pF]，其中(R{IN}=9 k Omega) ，(R{S})為輸入信號(hào)的源阻抗，且(t{ACQ})不小于1.5μs。當(dāng)源阻抗低于3kΩ時(shí)，對(duì)ADC的交流性能影響較?。蝗羰褂酶叩脑醋杩?，可通過(guò)連接0.01μF電容到各個(gè)模擬輸入來(lái)解決，但會(huì)形成RC濾波器，限制ADC的信號(hào)帶寬。

4.4 啟動(dòng)轉(zhuǎn)換

通過(guò)將控制字節(jié)時(shí)鐘輸入到DIN來(lái)啟動(dòng)轉(zhuǎn)換。當(dāng)CS為低電平時(shí)，SCLK的每個(gè)上升沿將DIN的一位時(shí)鐘輸入到內(nèi)部移位寄存器。CS下降后，第一個(gè)到達(dá)的邏輯“1”位定義控制字節(jié)的MSB，在此之前輸入的邏輯“0”位無(wú)影響?？刂谱止?jié)的格式包括通道選擇、單極性/雙極性模式、單端/差分模式、時(shí)鐘和掉電模式等信息。

4.5 時(shí)鐘模式

• 外部時(shí)鐘模式：外部時(shí)鐘不僅用于數(shù)據(jù)的移位輸入和輸出，還驅(qū)動(dòng)模擬到數(shù)字的轉(zhuǎn)換步驟。SSTRB在控制字節(jié)的最后一位后脈沖高電平一個(gè)時(shí)鐘周期，隨后的10個(gè)SCLK下降沿進(jìn)行逐次逼近位決策并在DOUT輸出結(jié)果。當(dāng)CS為高電平時(shí)，SSTRB和DOUT進(jìn)入高阻態(tài)。此模式適用于串行時(shí)鐘頻率較高且穩(wěn)定的情況，但如果串行時(shí)鐘頻率低于100kHz或可能出現(xiàn)中斷導(dǎo)致轉(zhuǎn)換間隔超過(guò)120μs，建議使用內(nèi)部時(shí)鐘模式。
• 內(nèi)部時(shí)鐘模式：MAX1248/MAX1249內(nèi)部生成轉(zhuǎn)換時(shí)鐘，減輕了微處理器的負(fù)擔(dān)，允許以0MHz到2MHz的任意時(shí)鐘速率讀取轉(zhuǎn)換結(jié)果。SSTRB在轉(zhuǎn)換開(kāi)始時(shí)變?yōu)榈碗娖?，轉(zhuǎn)換完成后變?yōu)楦唠娖?，最大低電平持續(xù)時(shí)間為7.5μs（(overline{SHDN}= FLOAT) ），在此期間SCLK保持低電平可獲得最佳噪聲性能。轉(zhuǎn)換過(guò)程中數(shù)據(jù)存儲(chǔ)在內(nèi)部寄存器中，轉(zhuǎn)換完成后SCLK可隨時(shí)將數(shù)據(jù)從寄存器中時(shí)鐘輸出。CS在轉(zhuǎn)換開(kāi)始后不需要保持低電平，拉高CS可防止數(shù)據(jù)輸入并使DOUT處于三態(tài)，但不影響已開(kāi)始的內(nèi)部時(shí)鐘模式轉(zhuǎn)換。

五、應(yīng)用信息

5.1 上電復(fù)位

上電時(shí)，如果SHDN未拉低，內(nèi)部上電復(fù)位電路將激活MAX1248/MAX1249使其進(jìn)入內(nèi)部時(shí)鐘模式，SSTRB為高電平，準(zhǔn)備進(jìn)行轉(zhuǎn)換。電源穩(wěn)定后，內(nèi)部復(fù)位時(shí)間為10μs，在此期間不應(yīng)進(jìn)行轉(zhuǎn)換。上電后SSTRB為高電平，若CS為低電平，DIN上的第一個(gè)邏輯1被解釋為起始位，轉(zhuǎn)換開(kāi)始前DOUT輸出零。

5.2 參考緩沖補(bǔ)償

SHDN除了具有掉電功能外，還可選擇內(nèi)部或外部補(bǔ)償。外部補(bǔ)償通過(guò)將SHDN浮空選擇，典型工作電路在VREF使用4.7μF電容，可確保參考緩沖器的穩(wěn)定性并允許轉(zhuǎn)換器以2MHz的全時(shí)鐘速度運(yùn)行，但會(huì)增加上電時(shí)間；內(nèi)部補(bǔ)償通過(guò)將SHDN拉高選擇，不需要在VREF使用外部電容，上電時(shí)間最短，內(nèi)部時(shí)鐘模式下最大時(shí)鐘速率為2MHz，外部時(shí)鐘模式下為400kHz。

5.3 掉電模式選擇

通過(guò)將轉(zhuǎn)換器置于低電流掉電狀態(tài)可節(jié)省功率?？赏ㄟ^(guò)DIN控制字節(jié)的第1和第0位選擇完全掉電或快速掉電模式（SHDN為高電平或浮空），在兩種軟件掉電模式下，串行接口仍可工作，但ADC不進(jìn)行轉(zhuǎn)換。將SHDN拉低可完全關(guān)閉轉(zhuǎn)換器，且SHDN優(yōu)先級(jí)高于控制字節(jié)的第1和第0位。完全掉電模式關(guān)閉所有消耗靜態(tài)電流的芯片功能，使電源電流通常降至2μA；快速掉電模式關(guān)閉除帶隙參考外的所有電路，電源電流為30μA，在內(nèi)部補(bǔ)償模式下上電時(shí)間可縮短至5μs。

5.4 內(nèi)部和外部參考

MAX1248可使用內(nèi)部或外部參考電壓，而MAX1249需要外部參考電壓。外部參考電壓可直接連接到VREF或REFADJ引腳。內(nèi)部緩沖器設(shè)計(jì)為為MAX1248和MAX1249在VREF提供2.5V電壓。MAX1248的內(nèi)部校準(zhǔn)1.21V參考電壓通過(guò)增益為2.06的緩沖器提供；MAX1249的REFADJ引腳也通過(guò)增益為2.06的緩沖器將外部1.25V參考電壓轉(zhuǎn)換為2.5V在VREF輸出。

5.5 布局、接地和旁路

為獲得最佳性能，建議使用印刷電路板，避免使用繞線(xiàn)板。電路板布局應(yīng)確保數(shù)字和模擬信號(hào)線(xiàn)相互分離，避免模擬和數(shù)字（特別是時(shí)鐘）線(xiàn)相互平行，或數(shù)字線(xiàn)位于ADC封裝下方。建立單點(diǎn)模擬接地（星型接地），將所有其他模擬接地和DGND連接到星型接地，避免其他數(shù)字系統(tǒng)接地連接到該接地。為減少VDD電源中的高頻噪聲對(duì)ADC高速比較器的影響，在MAX1248/MAX1249引腳1附近使用0.1μF和1μF電容將電源旁路到星型接地，并盡量減少電容引腳長(zhǎng)度以提高電源噪聲抑制能力。若+3V電源噪聲較大，可連接10Ω電阻作為低通濾波器。

5.6 高速數(shù)字接口

• QSPI接口：MAX1248/MAX1249可通過(guò)特定電路（(f_{SCLK}=2.0 MHz) ，(CPOL=0) ，(CPHA=0) ）與QSPI接口，該QSPI電路可編程對(duì)四個(gè)通道進(jìn)行轉(zhuǎn)換，并將結(jié)果存儲(chǔ)在內(nèi)存中，減輕CPU負(fù)擔(dān)，因?yàn)镼SPI集成了自己的微序列器。兩款器件在最大外部時(shí)鐘頻率2MHz以下與QSPI兼容。
• TMS320LC3x接口：可通過(guò)特定電路將MAX1248/MAX1249與TMS320在外部時(shí)鐘模式下接口。具體操作步驟包括配置TMS320的時(shí)鐘、將MAX1248/MAX1249的CS引腳拉低、寫(xiě)入8位字啟動(dòng)轉(zhuǎn)換并進(jìn)入外部時(shí)鐘模式、監(jiān)測(cè)SSTRB輸出、讀取轉(zhuǎn)換結(jié)果以及拉高CS禁用器件等待下一次轉(zhuǎn)換。

六、總結(jié)

MAX1248/MAX1249以其高集成度、低功耗、高性能和靈活的配置選項(xiàng)，成為眾多數(shù)據(jù)采集應(yīng)用的理想選擇。無(wú)論是便攜式數(shù)據(jù)記錄、醫(yī)療儀器、筆式數(shù)字化儀，還是電池供電儀器和系統(tǒng)監(jiān)控等領(lǐng)域，這兩款A(yù)DC都能發(fā)揮出色的性能。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體的應(yīng)用需求，合理選擇輸入模式、時(shí)鐘模式、參考電壓和掉電模式，并注意電路板的布局、接地和旁路等問(wèn)題，以充分發(fā)揮其優(yōu)勢(shì)，實(shí)現(xiàn)高效、準(zhǔn)確的數(shù)據(jù)采集與處理。

你在實(shí)際項(xiàng)目中使用過(guò)類(lèi)似的ADC嗎？遇到過(guò)哪些挑戰(zhàn)和解決方案呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和觀點(diǎn)。