深度剖析 AD7688：16 位高精度 ADC 的卓越之選

在電子設(shè)計領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接現(xiàn)實世界模擬信號與數(shù)字系統(tǒng)的關(guān)鍵橋梁。今天，我們將深入探討一款性能卓越的 16 位 ADC——AD7688，它在眾多應(yīng)用場景中展現(xiàn)出了獨特的優(yōu)勢。

文件下載：AD7688.pdf

產(chǎn)品概述

AD7688 是一款采用電荷再分配、逐次逼近架構(gòu)的 16 位 ADC，由 Analog Devices 公司出品。它具備 500 kSPS 的高吞吐量，且在轉(zhuǎn)換間隙能夠自動進(jìn)入低功耗狀態(tài)，非常適合電池供電設(shè)備等對功耗敏感的應(yīng)用。該芯片采用單 5V 電源供電，擁有低功耗、高速、無漏碼等特性，還集成了內(nèi)部轉(zhuǎn)換時鐘和多功能串行接口。

關(guān)鍵特性

高精度與高動態(tài)范圍

• 分辨率與線性度：16 位分辨率且無漏碼，積分非線性（INL）典型值為 ±0.4 LSB，最大值為 ±1.5 LSB（±23 ppm of FSR），確保了高精度的轉(zhuǎn)換。
• 動態(tài)性能：動態(tài)范圍達(dá) 96.5 dB，信噪比（SNR）在 20 kHz 時為 95.5 dB，總諧波失真（THD）在 20 kHz 時為 -118 dB，能有效處理各種復(fù)雜信號。

靈活的輸入范圍與接口

• 模擬輸入：支持真正的差分模擬輸入范圍 ±VREF，也可在 0 V 至 VREF 之間工作，VREF 最高可設(shè)置為電源電壓 VDD。
• 數(shù)字接口：擁有與 SPI?/QSPI?/MICROWIRE?/DSP 兼容的專有串行接口，支持菊花鏈連接多個 ADC，并提供可選的 BUSY 指示功能。同時，它能與 1.8 V、2.5 V、3 V 或 5 V 的邏輯電平兼容。

低功耗設(shè)計

• 功耗隨吞吐量線性變化：在 5 V 電源、100 kSPS 吞吐量時功耗為 3.75 mW，100 SPS 時功耗僅為 3.75 μW，待機電流低至 1 nA，適合低采樣率和電池供電應(yīng)用。

封裝與兼容性

• 封裝形式：提供 10 引腳 MSOP（MSOP - 8 尺寸）和 3 mm × 3 mm LFCSP（SOT - 23 尺寸）兩種封裝，節(jié)省空間且便于靈活配置。
• 引腳兼容性：與 AD7685、AD7686 和 AD7687 引腳兼容，方便用戶進(jìn)行升級和替換。

工作原理

AD7688 基于電荷再分配 DAC 的逐次逼近架構(gòu)。在采集階段，電容陣列作為采樣電容，通過開關(guān)將其連接到模擬輸入，采集 IN+ 和 IN - 引腳的模擬信號。當(dāng)采集完成且 CNV 輸入變?yōu)楦唠娖綍r，轉(zhuǎn)換階段開始，開關(guān)動作使電容陣列與輸入斷開并連接到 GND，將采集到的差分電壓施加到比較器輸入?？刂七壿嬐ㄟ^切換電容陣列的每個元素，使比較器恢復(fù)平衡，最終完成轉(zhuǎn)換并生成輸出代碼和 BUSY 信號。由于芯片自帶轉(zhuǎn)換時鐘，串行時鐘 SCK 并非轉(zhuǎn)換過程所必需。

典型性能特性

線性度與直方圖

• 積分非線性（INL）：從 INL 與代碼的關(guān)系圖可以看出，其正 INL 為 +0.31 LSB，負(fù) INL 為 -0.39 LSB，表明芯片在整個代碼范圍內(nèi)具有良好的線性度。
• 差分非線性（DNL）：DNL 最大值為 ±0.37 LSB，保證了代碼轉(zhuǎn)換的準(zhǔn)確性，無漏碼現(xiàn)象。
• 直方圖：通過直流輸入的直方圖，我們可以直觀地看到芯片在代碼中心和代碼轉(zhuǎn)換處的性能表現(xiàn)，進(jìn)一步驗證了其高精度特性。

動態(tài)性能

• FFT 分析：在 2 kHz 輸入信號下，SNR 為 95.6 dB，THD 為 -117.7 dB，SFDR 為 -117.9 dB，展示了芯片在高頻信號處理方面的卓越能力。
• SNR、S/(N + D) 和 ENOB 與參考電壓的關(guān)系：隨著參考電壓的變化，SNR、S/(N + D) 和有效位數(shù)（ENOB）也會發(fā)生相應(yīng)變化。工程師可以根據(jù)實際需求選擇合適的參考電壓，以優(yōu)化系統(tǒng)性能。
• 溫度特性：SNR 和 THD 隨溫度的變化曲線表明，芯片在 -40°C 至 +85°C 的溫度范圍內(nèi)仍能保持穩(wěn)定的性能。

功耗特性

• 工作電流與采樣率：工作電流與采樣率呈線性關(guān)系，采樣率越低，功耗越低，這對于電池供電設(shè)備至關(guān)重要。
• 電源抑制比（PSRR）：PSRR 隨頻率的變化曲線顯示，芯片對電源變化具有較強的抗干擾能力，在寬頻率范圍內(nèi)表現(xiàn)穩(wěn)定。

應(yīng)用電路設(shè)計

模擬輸入

AD7688 的模擬輸入結(jié)構(gòu)包含兩個用于 ESD 保護(hù)的二極管 D1 和 D2，使用時需確保輸入信號不超過電源軌 0.3 V，以免二極管導(dǎo)通。輸入阻抗在采集階段可建模為電容 CPIN 與 (R_{IN}) 和 CIN 串聯(lián)網(wǎng)絡(luò)的并聯(lián)組合，形成一個 1 階低通濾波器，可減少混疊效應(yīng)和噪聲。當(dāng)驅(qū)動電路的源阻抗較低時，可直接驅(qū)動 AD7688；源阻抗較大時，會影響交流性能，尤其是 THD。

驅(qū)動放大器選擇

為了保證 AD7688 的 SNR 和過渡噪聲性能，驅(qū)動放大器的噪聲應(yīng)盡可能低。其噪聲會被 AD7688 的模擬輸入電路或外部濾波器過濾。對于交流應(yīng)用，驅(qū)動放大器的 THD 性能應(yīng)與 AD7688 相匹配。在多通道復(fù)用應(yīng)用中，驅(qū)動放大器和 AD7688 的模擬輸入電路需在 16 位精度下完成滿量程階躍的建立。

單端轉(zhuǎn)差分驅(qū)動

對于單端模擬信號應(yīng)用，可使用單端轉(zhuǎn)差分驅(qū)動電路將單端信號轉(zhuǎn)換為差分輸入，為 AD7688 提供合適的輸入信號。

電壓參考輸入

AD7688 的電壓參考輸入 REF 具有動態(tài)輸入阻抗，需由低阻抗源驅(qū)動，并在 REF 和 GND 引腳之間進(jìn)行有效去耦。不同的參考源和應(yīng)用場景需要選擇合適的去耦電容，以確保最佳性能。

電源供應(yīng)

AD7688 采用雙電源供電，核心電源 VDD 和數(shù)字輸入/輸出接口電源 VIO。VIO 可直接與 1.8 V 至 VDD 的邏輯電平接口，為了減少電源需求，VIO 和 VDD 可連接在一起。芯片對電源變化不敏感，且在每個轉(zhuǎn)換階段結(jié)束后自動進(jìn)入低功耗狀態(tài)，功耗與采樣率線性相關(guān)。

數(shù)字接口

AD7688 提供了多種串行接口模式，包括 CS 模式和鏈模式。在 CS 模式下，可選擇 3 線或 4 線接口，適用于不同的應(yīng)用場景。鏈模式允許通過 SDI 輸入實現(xiàn)多個 ADC 的菊花鏈連接，減少組件數(shù)量和布線連接。此外，芯片還提供可選的 BUSY 指示功能，方便用戶進(jìn)行數(shù)據(jù)讀取和控制。

布局與評估

布局設(shè)計

在 PCB 設(shè)計中，應(yīng)將模擬和數(shù)字部分分開，避免數(shù)字線路在芯片下方布線，防止噪聲耦合。至少使用一個接地平面，可采用共用或分割的方式，確保在芯片下方連接。REF 引腳的去耦電容應(yīng)靠近引腳放置，電源 VDD 和 VIO 也需使用陶瓷電容進(jìn)行去耦，以減少電源線上的干擾。

性能評估

可參考 AD7688 評估板（EVAL - AD7688SDZ）的文檔進(jìn)行布局設(shè)計。評估板套件包含組裝和測試好的評估板、文檔以及通過 EVAL - SDP - CD1Z 從 PC 控制評估板的軟件，方便工程師對 AD7688 的性能進(jìn)行評估和驗證。

總結(jié)

AD7688 憑借其高精度、高動態(tài)范圍、低功耗、靈活的接口和封裝等特性，在電池供電設(shè)備、數(shù)據(jù)采集、儀器儀表、醫(yī)療儀器和過程控制等領(lǐng)域具有廣泛的應(yīng)用前景。工程師在設(shè)計過程中，需根據(jù)具體應(yīng)用需求，合理選擇驅(qū)動放大器、參考電壓、電源供應(yīng)和接口模式，并注意 PCB 布局設(shè)計，以充分發(fā)揮 AD7688 的性能優(yōu)勢。你在使用 ADC 過程中遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。