AD7683 16 位 ADC 芯片的詳細(xì)解析與設(shè)計(jì)應(yīng)用

在電子工程師的日常工作中，模數(shù)轉(zhuǎn)換器（ADC）是一個(gè)至關(guān)重要的組件。今天我們就來(lái)深入探討一款性能出色的 16 位 ADC——AD7683，看看它在設(shè)計(jì)和應(yīng)用方面有哪些值得關(guān)注的地方。

文件下載：AD7683.pdf

一、ADC 選型參考

從表格中我們可以看到，AD7683 屬于 16 位偽差分類型，適用于 100 kSPS 的采樣速率。

二、AD7683 規(guī)格參數(shù)

（一）電氣特性

AD7683 的工作電壓范圍為 (VDD = 2.7 ~V) 到 5.5 V，參考電壓 (VREF = VDD)，工作溫度范圍是 (T_{A}=-40^{circ} C) 到 +85°C。以下是其各項(xiàng)規(guī)格參數(shù)：

1. 分辨率：16 位
2. 模擬輸入
   • 電壓范圍：(+IN - (-IN)) 為 0 到 (VREF) V
   • 絕對(duì)輸入電壓：(+IN) 為 (-0.1) 到 (VDD + 0.1) V，(-IN) 為 (-0.1) 到 (0.1) V
   • 模擬輸入共模抑制比（CMRR）：(fIN = 100 kHz) 時(shí)為 65 dB
   • 泄漏電流：25°C 時(shí)為 1 nA
   • 輸入阻抗：采集階段參考模擬輸入部分
3. 吞吐量速度
   • 完整周期吞吐量速率：0 到 100 kSPS
   • (DCLOCK) 頻率：0 到 2.9 MHz
4. 參考
   • 電壓范圍：0.5 到 (VDD + 0.3) V
   • 負(fù)載電流：100 kSPS，(V+IN - V?IN = VREF/2 = 2.5 V) 時(shí)為 50 μA
5. 數(shù)字輸入
   • 邏輯電平：(VIL) 為 (-0.3) 到 (0.3 × VDD) V，(VIH) 為 (0.7 × VDD) 到 (VDD + 0.3) V
   • 輸入電流：(IIL) 為 (-1) 到 (+1) μA，(IIH) 為 (-1) 到 (+1) μA
   • 輸入電容：5 pF
6. 數(shù)字輸出
   • 數(shù)據(jù)格式：串行，16 位直二進(jìn)制
   • (VOH)（(ISOURCE = -500 μA)）：(VDD - 0.3) V
   • (VOL)（(ISINK = +500 μA)）：0.4 V
7. 電源
   • (VDD) 額定性能：2.7 到 5.5 V
   • (VDD) 范圍：2.0 到 5.5 V
   • 工作電流：100 kSPS 吞吐量，(VDD = 5 V) 時(shí)為 800 μA
   • 待機(jī)電流：(VDD = 5 V)，25°C 時(shí)為 560 nA；(VDD = 2.7 V) 時(shí)為 150 nA
   • 功耗：(VDD = 5 V) 時(shí)為 4 到 6 mW；(VDD = 2.7 V) 時(shí)為 1.5 mW；(VDD = 2.7 V)，10 kSPS 吞吐量時(shí)為 150 μW
8. 溫度范圍：額定性能溫度范圍為 (-40) 到 (+85^{circ}C)

（二）精度指標(biāo)

（三）時(shí)序規(guī)格

三、AD7683 工作原理

（一）轉(zhuǎn)換器操作

AD7683 是基于電荷再分配 DAC 的逐次逼近型 ADC。在采集階段，電容陣列的端子通過(guò) (SW+) 和 (SW?) 連接到 GND，所有獨(dú)立開(kāi)關(guān)連接到模擬輸入。此時(shí)，電容陣列作為采樣電容，采集 (+IN) 和 (-IN) 輸入的模擬信號(hào)。當(dāng)采集階段完成且 (overline{CS}) 輸入變低時(shí)，轉(zhuǎn)換階段開(kāi)始。轉(zhuǎn)換階段開(kāi)始時(shí)，(SW+) 和 (SW?) 打開(kāi)，兩個(gè)電容陣列與輸入斷開(kāi)并連接到 GND 輸入。這樣，采集階段結(jié)束時(shí)捕獲的輸入 (+IN) 和 (-IN) 之間的差分電壓被施加到比較器輸入，使比較器失衡。通過(guò)將電容陣列的每個(gè)元素在 GND 和 REF 之間切換，比較器輸入以二進(jìn)制加權(quán)電壓步長(zhǎng)（(VREF/2)，(VREF/4)，...，(VREF/65,536)）變化。控制邏輯從最高有效位（MSB）開(kāi)始切換這些開(kāi)關(guān)，使比較器恢復(fù)平衡。完成此過(guò)程后，器件返回采集階段，控制邏輯生成 ADC 輸出代碼。

（二）傳輸函數(shù)

四、設(shè)計(jì)要點(diǎn)

（一）模擬輸入

AD7683 的模擬輸入結(jié)構(gòu)包含兩個(gè)二極管 (D1) 和 (D2)，用于為模擬輸入 (+IN) 和 (-IN) 提供 ESD 保護(hù)。使用時(shí)要注意模擬輸入信號(hào)不能超過(guò)電源軌 0.3 V，否則二極管會(huì)正向偏置并導(dǎo)通電流。該模擬輸入結(jié)構(gòu)允許對(duì) (+IN) 和 (-IN) 之間的差分信號(hào)進(jìn)行采樣，通過(guò)使用 (-IN) 來(lái)感應(yīng)遠(yuǎn)程信號(hào)地，可以消除傳感器和本地 ADC 地之間的地電位差。在采集階段，模擬輸入 (+IN) 的阻抗可以建模為電容 (CPIN) 與由 (R{IN}) 和 (C{IN}) 串聯(lián)形成的網(wǎng)絡(luò)的并聯(lián)組合。(R{IN}) 和 (C{IN}) 構(gòu)成一個(gè) 1 極點(diǎn)低通濾波器，可減少不希望的混疊效應(yīng)并限制噪聲。當(dāng)驅(qū)動(dòng)電路的源阻抗較低時(shí)，AD7683 可以直接驅(qū)動(dòng)；而大的源阻抗會(huì)顯著影響交流性能，尤其是總諧波失真（THD），不過(guò)直流性能對(duì)輸入阻抗不太敏感。

（二）驅(qū)動(dòng)放大器選擇

雖然 AD7683 易于驅(qū)動(dòng)，但驅(qū)動(dòng)放大器需要滿足以下要求：

1. 驅(qū)動(dòng)放大器產(chǎn)生的噪聲應(yīng)盡可能低，以保持 AD7683 的信噪比（SNR）和過(guò)渡噪聲性能。由于 AD7683 的噪聲系數(shù)比大多數(shù)其他 16 位 ADC 低得多，因此可以使用噪聲較大的運(yùn)算放大器來(lái)驅(qū)動(dòng)，同時(shí)保持相同或更好的系統(tǒng)性能。驅(qū)動(dòng)放大器的噪聲會(huì)被 AD7683 的模擬輸入電路（由 (R{IN}) 和 (C{IN}) 組成的 1 極點(diǎn)低通濾波器）或外部濾波器（如果使用）過(guò)濾。
2. 對(duì)于交流應(yīng)用，驅(qū)動(dòng)放大器的 THD 性能應(yīng)適合 AD7683 的要求。
3. 對(duì)于多通道復(fù)用應(yīng)用，驅(qū)動(dòng)放大器和 AD7683 模擬輸入電路必須能夠在 16 位水平（0.0015%）上對(duì)電容陣列的滿量程階躍進(jìn)行穩(wěn)定。在選擇驅(qū)動(dòng)放大器之前，應(yīng)驗(yàn)證其在 16 位水平的穩(wěn)定時(shí)間。推薦的驅(qū)動(dòng)放大器包括 ADA4841 - 1、OP184、AD8605、AD8615、AD8519 和 AD8031 等。

（三）電壓參考輸入

AD7683 的電壓參考輸入 REF 具有動(dòng)態(tài)輸入阻抗，因此應(yīng)使用低阻抗源驅(qū)動(dòng)，并在 REF 和 GND 引腳之間進(jìn)行有效去耦。當(dāng) REF 由非常低阻抗的源（如低溫度漂移的 ADR435 參考電壓或使用 AD8031 或 AD8605 的參考緩沖器）驅(qū)動(dòng)時(shí)，一個(gè) 10 μF（X5R，0805 尺寸）的陶瓷芯片電容適合實(shí)現(xiàn)最佳性能。如果需要，也可以使用低至 2.2 μF 的較小參考去耦電容，對(duì)性能（尤其是 DNL）的影響最小。

（四）電源

AD7683 在每個(gè)轉(zhuǎn)換階段結(jié)束時(shí)會(huì)自動(dòng)掉電，因此功耗與采樣率成線性關(guān)系。這使得該器件非常適合低采樣率（甚至幾 Hz）和低功耗電池供電應(yīng)用。

（五）數(shù)字接口

AD7683 與 SPI?、QSPI?、數(shù)字主機(jī)、MICROWIRE? 和 DSP（如 Blackfin? ADSP - BF531、ADSP - BF532、ADSP - BF533 或 ADSP - 2191M）兼容。(overline{CS}) 的下降沿啟動(dòng)轉(zhuǎn)換和數(shù)據(jù)傳輸。在第五個(gè) (DCLOCK) 下降沿之后，(Dout) 被使能并強(qiáng)制為低。數(shù)據(jù)位隨后由后續(xù)的 (DCLOCK) 下降沿以 MSB 優(yōu)先的方式時(shí)鐘輸出。數(shù)據(jù)在 (DCLOCK) 的兩個(gè)邊沿都有效，但使用 (DCLOCK) 下降沿的數(shù)字主機(jī)可以實(shí)現(xiàn)更快的讀取速率，前提是它具有可接受的保持時(shí)間。

（六）布局

在設(shè)計(jì) PCB 時(shí)，應(yīng)將模擬和數(shù)字部分分開(kāi)并限制在電路板的特定區(qū)域。AD7683 的引腳配置使得所有模擬信號(hào)在左側(cè)，所有數(shù)字信號(hào)在右側(cè)，便于實(shí)現(xiàn)這一點(diǎn)。應(yīng)避免在器件下方運(yùn)行數(shù)字線路，除非使用接地平面作為屏蔽，以防止噪聲耦合到芯片上。快速開(kāi)關(guān)信號(hào)（如 (overline{CS}) 或時(shí)鐘）不應(yīng)靠近模擬信號(hào)路徑，避免數(shù)字和模擬信號(hào)交叉。至少使用一個(gè)接地平面，可以是公共的或在數(shù)字和模擬部分之間分開(kāi)，在 AD7683 下方連接。AD7683 的電壓參考輸入 REF 應(yīng)使用陶瓷電容進(jìn)行去耦，以減少寄生電感。最后，使用一個(gè)典型值為 100 nF 的陶瓷電容對(duì) AD7683 的電源 VDD 進(jìn)行去耦，連接時(shí)使用短而寬的走線，以提供低阻抗路徑并減少電源線上的毛刺影響。

五、總結(jié)

AD7683 是一款性能出色的 16 位 ADC，具有低功耗、高采樣率和良好的精度等優(yōu)點(diǎn)。在設(shè)計(jì)應(yīng)用中，我們需要根據(jù)其規(guī)格參數(shù)和工作原理，合理選擇驅(qū)動(dòng)放大器、進(jìn)行電壓參考輸入和電源設(shè)計(jì)，同時(shí)注意 PCB 布局，以確保其性能的充分發(fā)揮。各位工程師在實(shí)際應(yīng)用中，不妨多嘗試和探索，看看 AD7683 能為你的項(xiàng)目帶來(lái)怎樣的驚喜。你在使用 ADC 時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享。