AD7783：低頻率測(cè)量應(yīng)用的理想模擬前端

在電子工程師的日常工作中，尋找一款性能出色、功能豐富且易于使用的模擬前端芯片是至關(guān)重要的。AD7783就是這樣一款值得關(guān)注的芯片，它為低頻率測(cè)量應(yīng)用提供了完整的解決方案。

文件下載：AD7783.pdf

一、AD7783概述

AD7783是一款專為低頻率測(cè)量應(yīng)用設(shè)計(jì)的完整模擬前端。它采用24位Σ - Δ ADC，擁有單通道、只讀數(shù)字接口，可工作在主模式或從模式下。該芯片無需編程片上寄存器，通過外部引腳即可配置輸入信號(hào)范圍和電流源選擇，使用起來非常方便。

二、主要特性

（一）高精度ADC

AD7783具有24位無丟失碼的特性，在±2.56 V量程下，峰 - 峰值分辨率可達(dá)18.5位；在±160 mV量程下，峰 - 峰值分辨率為16.5位。固定的19.79 Hz更新速率，能同時(shí)實(shí)現(xiàn)50 Hz和60 Hz的干擾抑制，有效提高測(cè)量的準(zhǔn)確性。

（二）靈活的輸入配置

通過引腳可配置輸入范圍，支持±2.56 V或±160 mV兩種輸入范圍，滿足不同應(yīng)用場(chǎng)景的需求。同時(shí)，芯片還具備ISOURCE Select?功能，可通過外部引腳選擇電流源的輸出。

（三）簡(jiǎn)單的接口設(shè)計(jì)

采用3線串行接口，與SPI?、QSPI?、MICROWIRE?和DSP兼容，支持主模式和從模式操作。在從模式下，SCLK引腳采用施密特觸發(fā)器，適用于光隔離應(yīng)用。

（四）低功耗設(shè)計(jì)

芯片可在單3 V或5 V電源下工作，正常模式下，3 V電源時(shí)功耗為1.3 mA；在掉電模式下，功耗僅為9 μA，非常適合便攜式儀器等對(duì)功耗要求較高的應(yīng)用。

三、應(yīng)用領(lǐng)域

（一）傳感器測(cè)量

可用于各種傳感器的測(cè)量，如應(yīng)變計(jì)、壓力傳感器、溫度傳感器等。其高精度和低噪聲特性，能夠準(zhǔn)確地采集傳感器輸出的微弱信號(hào)。

（二）工業(yè)過程控制

在工業(yè)自動(dòng)化領(lǐng)域，AD7783可用于監(jiān)測(cè)和控制各種工業(yè)過程參數(shù)，如壓力、溫度、流量等，確保生產(chǎn)過程的穩(wěn)定性和準(zhǔn)確性。

（三）便攜式儀器

由于其低功耗和小封裝的特點(diǎn)，AD7783非常適合用于便攜式儀器，如手持式萬用表、數(shù)據(jù)采集儀等，為用戶提供便捷的測(cè)量解決方案。

四、功能模塊分析

（一）模擬輸入通道

ADC具有一個(gè)全差分輸入通道，輸入級(jí)為高阻抗緩沖放大器，能夠處理較大的源阻抗，可直接連接外部電阻型傳感器，如應(yīng)變計(jì)或電阻溫度檢測(cè)器（RTD）。但需注意，ADC輸入的絕對(duì)電壓范圍限制在GND + 100 mV至VDD - 100 mV之間，設(shè)置共模電壓和輸入電壓范圍時(shí)要避免超出此限制，否則會(huì)影響線性度和噪聲性能。

（二）可編程增益放大器（PGA）

緩沖器輸出連接到片上可編程增益放大器（PGA），其增益范圍通過RANGE引腳編程。在外部施加2.5 V參考電壓時(shí)，PGA可配置為±160 mV（RANGE = 0）或±2.56 V（RANGE = 1）的雙極性范圍。

（三）激勵(lì)電流源

芯片包含兩個(gè)匹配的200 mA恒流源，電流從VDD流出，根據(jù)IPIN引腳的極性，可將電流導(dǎo)向IOUT1或IOUT2引腳，用于激勵(lì)外部電阻橋或RTD傳感器。

（四）晶體振蕩器

AD7783使用32.768 kHz的手表晶體，內(nèi)部PLL鎖定該頻率的倍數(shù)，為ADC提供穩(wěn)定的4.194304 MHz時(shí)鐘。晶體振蕩器的啟動(dòng)時(shí)間通常為300 ms，在某些情況下，可能需要在晶體上連接電容，以確保其不產(chǎn)生基頻的諧波振蕩。

（五）參考輸入

AD7783具有全差分參考輸入能力，差分輸入的共模范圍為GND至VDD。參考輸入未緩沖，過大的R - C源阻抗會(huì)引入增益誤差。參考電壓REFIN（REFIN(+) - REFIN(–)）標(biāo)稱值為2.5 V，但芯片在1 V至VDD的參考電壓下也能正常工作。在比例應(yīng)用中，可消除激勵(lì)源中的低頻噪聲影響；在非比例應(yīng)用中，建議使用低噪聲參考源。

五、電路設(shè)計(jì)注意事項(xiàng)

（一）接地和布局

由于ADC的模擬輸入和參考輸入為差分輸入，大部分模擬調(diào)制器中的電壓為共模電壓，芯片的出色共模抑制能力可消除輸入上的共模噪聲。數(shù)字濾波器可抑制電源上的寬帶噪聲，但在調(diào)制器采樣頻率的整數(shù)倍處除外。為了確保AD7783的高性能，在接地和布局方面需要特別注意：

• 印刷電路板應(yīng)將模擬和數(shù)字部分分開，并限制在特定區(qū)域。
• 采用最小蝕刻技術(shù)設(shè)計(jì)接地平面，以提供最佳屏蔽效果。
• 將AD7783的GND引腳連接到系統(tǒng)的AGND平面，確保所有電流的返回路徑盡可能接近其流向目的地的路徑，避免數(shù)字電流流經(jīng)布局的AGND部分。
• 讓AD7783的接地平面在芯片下方延伸，防止噪聲耦合。
• 電源線路應(yīng)使用盡可能寬的走線，以提供低阻抗路徑，減少電源線上的干擾。
• 時(shí)鐘等快速切換信號(hào)應(yīng)使用數(shù)字接地屏蔽，避免向電路板的其他部分輻射噪聲，且時(shí)鐘信號(hào)不應(yīng)靠近模擬輸入。
• 避免數(shù)字和模擬信號(hào)交叉，電路板兩側(cè)的走線應(yīng)相互垂直，以減少信號(hào)穿透的影響。

（二）去耦電容

使用高分辨率ADC時(shí)，良好的去耦非常重要。VDD應(yīng)通過10 μF鉭電容與0.1 μF電容并聯(lián)接地進(jìn)行去耦，這些去耦組件應(yīng)盡可能靠近芯片放置。所有邏輯芯片都應(yīng)使用0.1 μF陶瓷電容與DGND去耦。

六、總結(jié)

AD7783以其高精度、低功耗、靈活的輸入配置和簡(jiǎn)單的接口設(shè)計(jì)，成為低頻率測(cè)量應(yīng)用的理想選擇。在實(shí)際應(yīng)用中，電子工程師需要根據(jù)具體需求合理配置芯片參數(shù)，并注意電路設(shè)計(jì)的細(xì)節(jié)，以充分發(fā)揮AD7783的性能優(yōu)勢(shì)。你在使用AD7783或其他類似芯片時(shí)，遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。