高性能12位A/D轉(zhuǎn)換器AD9221/AD9223/AD9220詳解

在電子設(shè)計領(lǐng)域，高性能的模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是實(shí)現(xiàn)精確數(shù)據(jù)采集和處理的關(guān)鍵組件。AD9221/AD9223/AD9220作為一款高性能的單電源12位ADC產(chǎn)品族，以其獨(dú)特的性能和靈活的配置，在眾多應(yīng)用場景中展現(xiàn)出了巨大的優(yōu)勢。

文件下載：AD9220.pdf

一、產(chǎn)品特性

（一）家族成員與采樣率

AD9221/AD9223/AD9220 是單芯片12位A/D轉(zhuǎn)換器家族，家族成員包括AD9221、AD9223 和 AD9220，分別提供1.5 MSPS、3.0 MSPS 和10.0 MSPS 的靈活采樣率。這種多樣的選擇使得工程師可以根據(jù)具體應(yīng)用的需求，挑選最合適的采樣速率，以平衡數(shù)據(jù)采集速度和系統(tǒng)資源。

（二）低功耗與單電源

在功耗方面，三款器件分別僅消耗59 mW、100 mW 和250 mW 的功率，且都采用單一的5V電源供電。低功耗特性不僅有助于降低系統(tǒng)的整體能耗，還能減少散熱問題，提高系統(tǒng)的穩(wěn)定性和可靠性。

（三）高線性度與低噪聲

該系列產(chǎn)品在直流和交流性能上表現(xiàn)出色。直流方面，提供了12位的線性度和溫度漂移性能；交流方面，有效位數(shù)（ENOB）優(yōu)于11.3位，輸入?yún)⒖荚肼暤椭?.09 LSB rms。這些特性保證了在不同的應(yīng)用環(huán)境下，都能實(shí)現(xiàn)高精度的數(shù)據(jù)采集。

（四）靈活的輸入范圍

芯片內(nèi)部的采樣保持放大器（SHA）可以靈活配置為單端或差分輸入，支持不同的輸入跨度。這種靈活性使得它能夠輕松與成像、通信、醫(yī)療和數(shù)據(jù)采集系統(tǒng)等進(jìn)行接口，滿足多樣化的應(yīng)用需求。

二、內(nèi)部架構(gòu)與工作原理

（一）四階段流水線架構(gòu)

AD9221/AD9223/AD9220采用了四階段流水線架構(gòu)，在低成本的CMOS工藝上實(shí)現(xiàn)了寬帶輸入采樣保持放大器（SHA）。除了最后一級，每一級流水線由一個低分辨率的閃存A/D、一個開關(guān)電容DAC和級間殘差放大器（MDAC）組成。殘差放大器會放大重建的DAC輸出與閃存輸入之間的差值，為下一級流水線處理做準(zhǔn)備。每一級都使用了一位冗余來方便閃存誤差的數(shù)字校正，最后一級則僅包含一個閃存A/D。

（二）時鐘與采樣模式

該系列產(chǎn)品在內(nèi)部定時電路中使用時鐘的兩個邊沿。A/D在時鐘輸入的上升沿對模擬輸入進(jìn)行采樣，在時鐘低電平期間，輸入SHA處于采樣模式；在時鐘高電平期間，處于保持模式。不過，在實(shí)際應(yīng)用中，需要注意時鐘上升沿之前的系統(tǒng)干擾和過大的時鐘抖動，這些可能會導(dǎo)致輸入SHA采集到錯誤的值，因此要盡量避免。

（三）流水線延遲與輸出配置

雖然轉(zhuǎn)換器能夠在每個時鐘周期捕獲一個新的輸入樣本，但由于流水線架構(gòu)的原因，實(shí)際上需要三個時鐘周期才能完成完整的轉(zhuǎn)換并在輸出端呈現(xiàn)結(jié)果。不過，在大多數(shù)應(yīng)用中，這種延遲并不會造成太大的影響。數(shù)字輸出與超出范圍指示器（OTR）一起被鎖存到輸出緩沖器中，輸出驅(qū)動可以配置為與5V或3.3V邏輯系列接口。

三、關(guān)鍵參數(shù)與性能指標(biāo)

（一）直流參數(shù)

三款器件的分辨率均為12位，最大轉(zhuǎn)換速率分別為1.5 MHz、3.0 MHz 和10.0 MHz。輸入?yún)⒖荚肼曉诓煌瑓⒖茧妷合卤憩F(xiàn)穩(wěn)定，如VREF = 2.5V時，典型值均為0.09 LSB rms。在精度方面，積分非線性誤差（INL）和微分非線性誤差（DNL）控制在較小范圍內(nèi)，保證了轉(zhuǎn)換的準(zhǔn)確性。同時，還對增益誤差、零誤差和溫度漂移等參數(shù)進(jìn)行了嚴(yán)格的規(guī)定。

（二）交流參數(shù)

在交流性能方面，不同的輸入測試頻率下，信號 - 噪聲和失真比（SINAD）、有效位數(shù)（ENOB）、信號 - 噪聲比（SNR）、總諧波失真（THD）和無雜散動態(tài)范圍（SFDR）等指標(biāo)都有詳細(xì)的數(shù)據(jù)。例如，在特定條件下，SINAD可達(dá)70dB左右，SFDR可達(dá)86dB以上，充分展示了其出色的交流性能。

（三）數(shù)字參數(shù)

時鐘輸入和邏輯輸出的相關(guān)參數(shù)也在數(shù)據(jù)手冊中有明確說明。時鐘輸入的高、低電平電壓和電流，以及邏輯輸出在不同負(fù)載電流下的高、低電平電壓等，都為工程師的電路設(shè)計提供了準(zhǔn)確的依據(jù)。

（四）開關(guān)參數(shù)

開關(guān)參數(shù)規(guī)定了時鐘周期、時鐘脈沖寬度、輸出延遲和流水線延遲等。例如，時鐘周期分別為667 ns、333 ns 和100 ns（最小值），這些參數(shù)對于保證系統(tǒng)的時序準(zhǔn)確性至關(guān)重要。

四、應(yīng)用注意事項(xiàng)

（一）靜電放電保護(hù)

AD9221/AD9223/AD9220是靜電放電（ESD）敏感器件。盡管器件本身具備專有的ESD保護(hù)電路，但人體和測試設(shè)備上容易積累高達(dá)4000V的靜電電荷，且可能在無察覺的情況下放電，從而對器件造成永久性損壞。因此，在使用過程中，必須采取適當(dāng)?shù)腅SD預(yù)防措施，以避免性能下降或功能喪失。

（二）性能權(quán)衡

在實(shí)際應(yīng)用中，需要考慮到輸入SHA的動態(tài)性能和功耗之間的權(quán)衡，以及采樣率和各級功耗之間的權(quán)衡。例如，更高的全功率帶寬和更快的建立時間往往需要付出更高的功耗代價。工程師需要根據(jù)具體的應(yīng)用場景，在性能和功耗之間找到最佳的平衡點(diǎn)。

綜上所述，AD9221/AD9223/AD9220憑借其高性能、低功耗和靈活的配置，為電子工程師提供了一個強(qiáng)大而可靠的A/D轉(zhuǎn)換解決方案。在選擇和使用這些器件時，仔細(xì)研究其特性和參數(shù)，充分考慮應(yīng)用場景的需求和限制，才能最大限度地發(fā)揮其優(yōu)勢，實(shí)現(xiàn)理想的系統(tǒng)性能。各位工程師在實(shí)際項(xiàng)目中使用這款產(chǎn)品時，有沒有遇到過一些有趣的挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。