解析AD9224：高性能12位ADC的卓越之選

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。AD9224作為一款高性能的12位、40 MSPS單芯片ADC，憑借其出色的性能和豐富的特性，在通信、成像和醫(yī)療超聲等眾多領(lǐng)域得到了廣泛應(yīng)用。今天，我們就來(lái)深入剖析這款A(yù)D9224，探討它的特點(diǎn)、工作原理以及應(yīng)用設(shè)計(jì)要點(diǎn)。

文件下載：AD9224.pdf

1. AD9224的核心特性

1.1 高性能指標(biāo)

• 分辨率與轉(zhuǎn)換速率：AD9224擁有12位的分辨率，能夠?qū)崿F(xiàn)40 MSPS的數(shù)據(jù)轉(zhuǎn)換速率，滿足高速數(shù)據(jù)采集的需求。
• 低功耗設(shè)計(jì)：功耗僅為415 mW，相比其他同類產(chǎn)品，大大降低了能源消耗，適合對(duì)功耗敏感的應(yīng)用場(chǎng)景。
• 高精度保證：保證無(wú)漏碼，差分非線性誤差（DNL）僅為±0.33 LSB，積分非線性誤差（INL）為±1.5 LSB（典型值），確保了高精度的數(shù)據(jù)轉(zhuǎn)換。
• 出色的動(dòng)態(tài)性能：信號(hào)噪聲失真比（SINAD）達(dá)到68.3 dB，無(wú)雜散動(dòng)態(tài)范圍（SFDR）為81 dB，有效減少了信號(hào)失真和雜散干擾。

1.2 靈活的輸入結(jié)構(gòu)

AD9224采用真正的差分輸入結(jié)構(gòu)，支持單端和差分輸入方式，用戶可以根據(jù)實(shí)際需求選擇不同的輸入范圍和偏移量。這種靈活性使得AD9224能夠輕松適配各種成像和通信系統(tǒng)。

1.3 集成化設(shè)計(jì)

芯片內(nèi)部集成了高性能的采樣保持放大器（SHA）和電壓基準(zhǔn)，減少了外部元件的使用，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，提高了系統(tǒng)的可靠性和穩(wěn)定性。

2. 工作原理與架構(gòu)

AD9224采用多級(jí)差分流水線架構(gòu)，并結(jié)合輸出誤差校正邏輯，實(shí)現(xiàn)了在40 MSPS數(shù)據(jù)速率下的12位高精度轉(zhuǎn)換。每一級(jí)流水線除最后一級(jí)外，都由一個(gè)低分辨率閃存A/D、一個(gè)開關(guān)電容DAC和一個(gè)級(jí)間殘差放大器（MDAC）組成。殘差放大器將重建的DAC輸出與閃存輸入之間的差值放大，傳遞給下一級(jí)進(jìn)行處理。最后一級(jí)則是一個(gè)簡(jiǎn)單的閃存A/D。

這種架構(gòu)雖然引入了一定的流水線延遲（通常為3個(gè)時(shí)鐘周期），但能夠顯著提高數(shù)據(jù)吞吐量。數(shù)字輸出和超范圍指示（OTR）信號(hào)被鎖存到輸出緩沖器中，驅(qū)動(dòng)輸出引腳。輸出驅(qū)動(dòng)器可以配置為與+5 V或+3.3 V邏輯系列接口。

3. 模擬輸入與參考設(shè)計(jì)

3.1 模擬輸入操作

AD9224的模擬輸入由一個(gè)差分采樣保持放大器（SHA）組成，其輸入結(jié)構(gòu)非常靈活。用戶可以根據(jù)需要將其配置為單端或差分輸入，同時(shí)可以獨(dú)立設(shè)置輸入信號(hào)的直流偏移或共模電壓。

在設(shè)計(jì)時(shí)，需要考慮SHA的輸入阻抗和開關(guān)對(duì)輸入驅(qū)動(dòng)源的影響。為了提高轉(zhuǎn)換器的性能，建議在運(yùn)算放大器和SHA輸入之間插入一個(gè)30 Ω至100 Ω的串聯(lián)電阻，以隔離運(yùn)算放大器和開關(guān)電容負(fù)載。同時(shí)，要確保驅(qū)動(dòng)VINA和VINB的源阻抗匹配，否則會(huì)導(dǎo)致AD9224的SNR、THD和SFDR性能下降。

3.2 參考操作

AD9224內(nèi)部集成了一個(gè)帶隙基準(zhǔn)，可通過(guò)引腳選擇生成1 V或2 V的輸出。用戶還可以通過(guò)添加兩個(gè)外部電阻來(lái)生成其他參考電壓，或者使用外部參考以提高精度和漂移性能。

在使用內(nèi)部或外部參考時(shí)，需要在CAPT和CAPB引腳添加電容網(wǎng)絡(luò)進(jìn)行去耦，以提供低源阻抗、補(bǔ)償參考放大器并限制參考噪聲。如果需要?jiǎng)討B(tài)改變A/D的輸入范圍，可以使用兩個(gè)高速、低噪聲放大器驅(qū)動(dòng)CAPT和CAPB，但需要注意在參考轉(zhuǎn)換期間管道A/D內(nèi)的樣本可能會(huì)被損壞，應(yīng)予以丟棄。

4. 驅(qū)動(dòng)與接口設(shè)計(jì)

4.1 驅(qū)動(dòng)方式選擇

AD9224的輸入結(jié)構(gòu)靈活，可與單端或差分輸入接口電路連接。選擇合適的驅(qū)動(dòng)方式和接口電路，需要根據(jù)具體應(yīng)用的性能要求和電源選項(xiàng)來(lái)決定。

• 單端操作：適用于大多數(shù)數(shù)據(jù)采集和成像應(yīng)用，以及需要直流耦合輸入進(jìn)行正確解調(diào)的通信應(yīng)用。在單端操作中，需要使用運(yùn)算放大器對(duì)輸入信號(hào)進(jìn)行縮放和電平轉(zhuǎn)換，以滿足AD9224的輸入要求。
• 差分操作：在寬頻率范圍內(nèi)提供最佳的THD和SFDR性能，適用于對(duì)頻譜要求較高的應(yīng)用，如直接IF到數(shù)字轉(zhuǎn)換。差分操作可以減小信號(hào)擺幅，降低對(duì)輸入信號(hào)源的線性度要求，同時(shí)提高噪聲免疫力。

4.2 運(yùn)算放大器選擇

運(yùn)算放大器的選擇對(duì)AD9224的性能至關(guān)重要。不同的應(yīng)用場(chǎng)景需要選擇不同類型的運(yùn)算放大器，以確保A/D的性能不受影響。例如，在需要高性能直流耦合的應(yīng)用中，推薦使用AD8056在差分配置中進(jìn)行驅(qū)動(dòng)；而在單端交流耦合配置中，AD8055是一個(gè)不錯(cuò)的選擇。

5. 數(shù)字輸入與輸出設(shè)計(jì)

5.1 數(shù)字輸出格式

AD9224的輸出數(shù)據(jù)以正真二進(jìn)制格式呈現(xiàn)，適用于所有輸入范圍。用戶可以通過(guò)反轉(zhuǎn)最高有效位（MSB）來(lái)創(chuàng)建二進(jìn)制補(bǔ)碼輸出數(shù)據(jù)格式。

5.2 超范圍指示（OTR）

OTR是一個(gè)數(shù)字輸出信號(hào)，用于指示模擬輸入電壓是否超出轉(zhuǎn)換器的輸入范圍。當(dāng)模擬輸入電壓在輸入范圍內(nèi)時(shí)，OTR為低電平；當(dāng)超出范圍時(shí)，OTR為高電平。OTR具有與數(shù)字?jǐn)?shù)據(jù)相同的流水線延遲，可以通過(guò)邏輯與運(yùn)算結(jié)合MSB及其補(bǔ)碼來(lái)檢測(cè)過(guò)范圍高或欠范圍低的情況。

5.3 數(shù)字輸出驅(qū)動(dòng)考慮

AD9224的輸出驅(qū)動(dòng)器可以配置為與+5 V或3.3 V邏輯系列接口。在驅(qū)動(dòng)大電容負(fù)載或大扇出時(shí)，可能需要在DRVDD上添加額外的去耦電容，甚至使用外部緩沖器或鎖存器。

5.4 時(shí)鐘輸入設(shè)計(jì)

AD9224的內(nèi)部時(shí)序使用時(shí)鐘輸入的兩個(gè)邊沿來(lái)生成各種內(nèi)部時(shí)序信號(hào)。時(shí)鐘輸入必須滿足最小指定的高和低脈沖寬度要求，以確保達(dá)到額定性能規(guī)格。為了減少時(shí)鐘抖動(dòng)對(duì)動(dòng)態(tài)范圍的影響，建議使用低抖動(dòng)的晶體控制振蕩器作為時(shí)鐘源，并將時(shí)鐘驅(qū)動(dòng)器的電源與A/D輸出驅(qū)動(dòng)器的電源分開。

6. 應(yīng)用案例：直接IF下變頻

在通信應(yīng)用中，直接IF下變頻（或欠采樣）技術(shù)越來(lái)越受到關(guān)注。AD9224非常適合各種IF采樣應(yīng)用，其低失真輸入SHA具有超過(guò)120 MHz的全功率帶寬，能夠涵蓋許多流行的IF頻率。

在直接IF下變頻應(yīng)用中，通過(guò)合理選擇IF頻率和采樣率，可以將帶限IF信號(hào)混疊回ADC的基帶區(qū)域，從而減少混頻器級(jí)及其相關(guān)的基帶放大器和濾波器，降低成本和功耗。同時(shí)，還可以應(yīng)用各種DSP技術(shù)進(jìn)行濾波、信道選擇、正交解調(diào)等功能。

7. 接地與去耦設(shè)計(jì)

在高速、高分辨率系統(tǒng)中，正確的接地和去耦設(shè)計(jì)至關(guān)重要。建議使用多層印刷電路板（PCB），并采用接地和電源平面，以最小化信號(hào)和返回路徑的環(huán)路面積，降低接地和電源路徑的阻抗，減少電磁干擾（EMI）。

AD9224具有獨(dú)立的模擬和數(shù)字電源及接地引腳，模擬電源AVDD應(yīng)盡可能靠近芯片與模擬地AVSS去耦，數(shù)字電源DRVDD也需要進(jìn)行適當(dāng)?shù)娜ヱ?。同時(shí)，CML引腳需要使用至少0.1 μF的電容進(jìn)行去耦。

總結(jié)

AD9224作為一款高性能的12位ADC，憑借其卓越的性能、靈活的輸入結(jié)構(gòu)和豐富的特性，為電子工程師提供了一個(gè)強(qiáng)大的工具。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體應(yīng)用需求，合理選擇驅(qū)動(dòng)方式、運(yùn)算放大器、參考電壓等，并注意接地和去耦設(shè)計(jì)，以充分發(fā)揮AD9224的優(yōu)勢(shì)。希望通過(guò)本文的介紹，能夠幫助大家更好地理解和應(yīng)用AD9224，為電子設(shè)計(jì)帶來(lái)更多的可能性。你在使用AD9224的過(guò)程中遇到過(guò)哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。