碳化硅（SiC）憑借其優(yōu)異的材料特性，在服務(wù)器、工業(yè)電源等關(guān)鍵領(lǐng)域掀起技術(shù)變革浪潮。本教程聚焦 SiC 尤其是 SiC JFET 系列器件，從碳化硅如何重構(gòu)電源設(shè)計(jì)邏輯出發(fā)，剖析其在工業(yè)與服務(wù)器電源場(chǎng)景的應(yīng)用價(jià)值。

我們已經(jīng)介紹了碳化硅如何革新電源設(shè)計(jì)、工業(yè)與服務(wù)器電源。

本文為第二篇，將介紹三種替代 Si 和 SiC MOSFET的方案

SiC JFET、SiC Combo JFET、SiC Cascode JFET、SiC MOSFET的核心要點(diǎn)

SiC JFET

● 常開(kāi)型

● 極低的導(dǎo)通電阻 RDS(on)

● 柵極偏置電壓為 0V 時(shí)導(dǎo)通

● 柵極驅(qū)動(dòng)電壓范圍：-20V至+2V

● 通過(guò)柵極電阻RG控制開(kāi)關(guān)速度

● 可利用 PN 結(jié)二極管作為芯片溫度TJ傳感器實(shí)現(xiàn)自監(jiān)測(cè)

SiC Combo JFET

● 常閉型

● 可獨(dú)立訪問(wèn) MOSFET 與 JFET 柵極

● 集成芯片溫度檢測(cè)功能

● 通過(guò)柵極電阻RG控制開(kāi)關(guān)速度

● 通過(guò)施加 2V VGS和 1 mA 的正向偏置電流，對(duì) JFET 的柵極進(jìn)行過(guò)驅(qū)動(dòng)，可使 RDS(on)進(jìn)一步降低10–15%

● 可選通過(guò) JFET 柵極控制開(kāi)關(guān)速度

● 支持多 FET 器件并聯(lián)

● 更適合低速開(kāi)關(guān)應(yīng)用

SiC Cascode JFET

● 常閉型

● 極低導(dǎo)通電阻 RDS(on)，關(guān)斷損耗極小

● 在 0V 時(shí)可作為電壓阻斷器

● 柵極驅(qū)動(dòng)電壓范圍：0V至+12V，或使用緩沖電路時(shí)-5V至+20V（-3V至+18V時(shí)可實(shí)現(xiàn)最佳MOSFET性能）

● 可使用市售柵極驅(qū)動(dòng)器，實(shí)現(xiàn)更靈活的柵極驅(qū)動(dòng)

● 可通過(guò)外部 RG控制開(kāi)關(guān)速度（有一定開(kāi)關(guān)損耗），或使用緩沖電容 C 控制

● 具備優(yōu)異的 MOSFET 體二極管特性，正向壓降 VF 極低，反向恢復(fù)電荷QRR 極小

● 更適合高頻開(kāi)關(guān)應(yīng)用

SiC MOSFET

● 常閉型

● 低導(dǎo)通電阻 RDS(on)

● 便于并聯(lián)與速度控制

● 不具備溫度自監(jiān)測(cè)功能

SiC JFET 的驅(qū)動(dòng)靈活性

在某些應(yīng)用場(chǎng)景中，讓半導(dǎo)體器件處于常開(kāi)狀態(tài)更為便利。右側(cè)的電路圖展示了一個(gè)典型示例：通過(guò)簡(jiǎn)單的過(guò)驅(qū)動(dòng)方式實(shí)現(xiàn)可雙向阻斷的直接驅(qū)動(dòng)電路。在此電路中，由于器件處于常開(kāi)狀態(tài)，即使沒(méi)有柵極驅(qū)動(dòng)電源，每個(gè)JFET也處于導(dǎo)通狀態(tài)。利用市售的柵極驅(qū)動(dòng)器可直接驅(qū)動(dòng)每個(gè)JFET的柵極。

此處，每個(gè)JFET的開(kāi)爾文源極端子與柵極驅(qū)動(dòng)器的公共引腳 COM 相連，JFET的導(dǎo)通通過(guò)一個(gè)大阻值的柵極電阻 RODV實(shí)現(xiàn)，無(wú)需外部電壓調(diào)節(jié)?？梢詫?RODV視為與 JFET 的柵-源二極管協(xié)同工作，共同構(gòu)成其自身的穩(wěn)壓器。

假設(shè)在該電路中，柵極驅(qū)動(dòng)器供電電壓 VDD和 VSS為±15V，柵極電阻 RODV取值為1kΩ。當(dāng)柵極電流處于毫安量級(jí)時(shí)，JFET 的柵-源電壓 VGS在室溫條件下約為2.3V。柵極驅(qū)動(dòng)電流可通過(guò)以下公式進(jìn)行近似計(jì)算：

柵極驅(qū)動(dòng)電流約為12.5 mA，即每個(gè)JFET柵極約6.25 mA。由此可得，柵極驅(qū)動(dòng)的功耗為15 V × 12.5 mA = 0.19 W。正是如此低的功耗，既實(shí)現(xiàn)了更低的導(dǎo)通電阻（RDS(on)），又保證了良好的片上溫度檢測(cè)功能。僅需1 mA的電流就足以對(duì)JFET柵極提供正向偏置，進(jìn)一步降低RDS(on)；而進(jìn)行溫度檢測(cè)時(shí)，也僅需5至10 mA的電流即可輕松實(shí)現(xiàn)。

自對(duì)準(zhǔn)溝槽溝道如何實(shí)現(xiàn)最低電阻率

與包括SiC MOSFET和超結(jié)（super-junction，SJ）MOSFET在內(nèi)的所有其他半導(dǎo)體技術(shù)相比，安森美（onsemi）第四代SiC JFET和Cascode JFET，是迄今為止在任何給定擊穿電壓下最接近理論最小導(dǎo)通電阻（即所謂的單極極限）的器件。

這主要得益于安森美革命性的半導(dǎo)體制造工藝。通過(guò)采用自對(duì)準(zhǔn)溝槽溝道（self-aligned trench channel）制造技術(shù)，柵極結(jié)構(gòu)能夠自動(dòng)與源極和漏極精確對(duì)齊，從而有效縮小漂移區(qū)。正是這種制造工藝，使得器件具備了低導(dǎo)通電阻（RDS(on)）、高阻斷電壓、更強(qiáng)的電流承載能力以及更快的開(kāi)關(guān)速度，同時(shí)還擁有正溫度系數(shù)，便于并聯(lián)使用。

垂直型JFET截面圖

極低的單位面積導(dǎo)通電阻

SiC JFET帶來(lái)的最具影響力的優(yōu)勢(shì)或許是降低總成本，這主要源于兩個(gè)關(guān)鍵因素：更小的PCB占用面積和發(fā)熱量大幅減少。這一優(yōu)勢(shì)使SiC Cascode JFET相比SiC MOSFET具有巨大優(yōu)勢(shì)。

SiC JFET的單位面積導(dǎo)通電阻（RDS(A)）約為SiC MOSFET的一半，僅為低壓硅（Si）MOSFET的約10%。這不僅提升了系統(tǒng)性能，也帶來(lái)了成本優(yōu)勢(shì)。

在對(duì)比導(dǎo)通電阻隨溫度變化的曲線時(shí)，盡管第四代（Gen4）SiC JFET的電阻-溫度曲線斜率比某些其他工藝更陡，但其 RDS(A)的優(yōu)勢(shì)仍然超過(guò)2倍。

JFET 是如何正常工作

第一象限開(kāi)關(guān)時(shí)序

由于JFET是常開(kāi)型器件，需要對(duì)柵極驅(qū)動(dòng)施加負(fù)電壓才能將其關(guān)斷并阻斷高壓（包括電壓尖峰）。在所謂的JFET工作“第一象限”期間，當(dāng)電壓向0V增加時(shí)，器件開(kāi)始導(dǎo)通。施加正的漏源電壓 VDS會(huì)使漏極-柵極PN結(jié)反向偏置，導(dǎo)致其耗盡區(qū)擴(kuò)展。如果 VDS持續(xù)增加，直至耗盡區(qū)填滿整個(gè)溝道，JFET將進(jìn)入“飽和”狀態(tài)，溝道被“夾斷”，電流不再隨 VDS的增加而增大。

施加正的柵源電壓（VGS）會(huì)使漏極-柵極和柵極-源極之間的PN結(jié)處于正向偏置狀態(tài)，導(dǎo)致耗盡區(qū)收縮并抑制其擴(kuò)展。正如我們將看到的，根據(jù)工作條件的不同，施加正的 VGS是降低導(dǎo)通電阻的簡(jiǎn)易方法。

由于SiC JFET的柵極由柵極-源極和柵極-漏極之間的PN結(jié)構(gòu)成，無(wú)需額外的柵極氧化層屏蔽結(jié)構(gòu)。這不僅避免了增加導(dǎo)通電阻，還從根本上消除了柵極氧化層的可靠性問(wèn)題。此外，JFET不存在漏極-源極輸出電容，其全部輸出電容都存在于漏極與柵極之間，因此有：COSS= CRSS。這一特性使得JFET的開(kāi)關(guān)速度可以通過(guò)簡(jiǎn)單調(diào)節(jié)柵極電阻（RG） 來(lái)精確控制。

進(jìn)一步降低JFET導(dǎo)通電阻

下方圖表展示了安森美UJ4N075004L8S SiC JFET在25°C環(huán)境溫度（上圖）和175°C（下圖）下的輸出特性曲線。當(dāng)柵源電壓 VGS為 -5 V 時(shí)，其溝道寬度被耗盡區(qū)完全夾斷，器件處于完全飽和狀態(tài)，電流受到限制。

將 VGS提升至-4V可使耗盡區(qū)收窄、導(dǎo)電溝道變寬，從而增加導(dǎo)電性并降低導(dǎo)通電阻。在此“Active”區(qū)內(nèi)，增大 VDS會(huì)擴(kuò)展耗盡區(qū)，但此時(shí)電流隨 VDS的增加已不再顯著上升，導(dǎo)致輸出特性曲線發(fā)生彎曲。

圖表中藍(lán)色虛線左側(cè)區(qū)域?qū)?yīng)所謂的“ohmic ”區(qū)，該區(qū)域右側(cè)藍(lán)線之外才進(jìn)入“Active”區(qū)或線性區(qū)。在“ohmic ”區(qū)內(nèi)，隨著柵源電壓 VGS的升高，電導(dǎo)率增加，電阻下降。當(dāng) VGS達(dá)到 0V 時(shí)，JFET 完全導(dǎo)通，漏極與源極之間的電流溝道完全開(kāi)啟。若在此基礎(chǔ)上將 VGS繼續(xù)提升約2V，導(dǎo)通電阻 RDS(on)可進(jìn)一步降低達(dá) 15% 。

安森美UJ4N075004L8S 750 V, 4.3 mΩ JFET

最大化JFET開(kāi)關(guān)效率

第三象限開(kāi)關(guān)時(shí)序

在過(guò)去，JFET沒(méi)有固有體二極管常被視為一種缺陷。但在現(xiàn)代功率應(yīng)用中，這反而成了一項(xiàng)優(yōu)勢(shì)——盡管要充分發(fā)揮這一優(yōu)勢(shì)需要一定的設(shè)計(jì)技巧，尤其是在反向?qū)A段，即工程師所稱的“第三象限”操作中。

上方的一組平面示意圖展示了一個(gè)處于反向偏置狀態(tài)的安森美第四代 JFET，其柵源電壓 VGS為 -15V。雖然該 JFET 在第一象限可阻斷數(shù)百伏電壓，但其在第三象限的阻斷電壓能力相對(duì)有限，更多取決于漏極-柵極二極管與柵極-源極二極管的偏置狀態(tài)，而非溫度。左圖中，漏源電壓 VDS為 -3V。

此時(shí) VGS與 VDS之間的差值為 -12V，低于閾值電壓 VG(th) ，因此溝道完全阻斷，無(wú)源極-漏極電流通過(guò)。當(dāng) VDS降至 -9V 且差值減小至 -6V 時(shí)，溝道略微開(kāi)啟，允許微小電流通過(guò)。在右圖中，當(dāng)差值達(dá)到 -4V（超過(guò)閾值電壓2V）時(shí)，源極-漏極電流得以更自由地流動(dòng)。

當(dāng) VDS低于閾值差值時(shí)，JFET 在第三象限的阻斷能力通常受限，而這也正是 JFET 快速開(kāi)關(guān)能力發(fā)揮作用之處，該特性使得“死區(qū)時(shí)間”能被盡可能縮短。

片上溫度檢測(cè)

由于JFET的柵源電壓 VGS會(huì)隨溫度變化，因此向柵極注入一個(gè)微小的正向偏置過(guò)驅(qū)電流（范圍在1 mA至5 mA之間），即可通過(guò)外部電路（例如放大器）輕松測(cè)量JFET的結(jié)溫 TJ。該過(guò)驅(qū)電流會(huì)在柵源之間的二極管上產(chǎn)生一個(gè)壓降，而此壓降能以高度可預(yù)測(cè)的方式反映結(jié)溫 TJ。通過(guò)測(cè)量 VGS壓降，即可依據(jù)公式推導(dǎo)出 JFET 的溫度。

電流檢測(cè)

類似地，利用結(jié)溫 TJ作為關(guān)鍵變量，通過(guò)測(cè)量漏源電壓 VDS即可獲得可靠的電流值。該方法采用兩個(gè)相同的高壓阻斷二極管 D1 和 D2 ，與 JFET 的漏極串聯(lián)連接。當(dāng)結(jié)合使用柵極驅(qū)動(dòng)器退飽和保護(hù)（DESAT）引腳時(shí)，可經(jīng)由這兩個(gè)二極管提供一個(gè)微小電流（范圍在毫安至微安級(jí)別）?；蛘?，也可從柵極驅(qū)動(dòng)電源通過(guò)一個(gè)電阻提供該小電流。

在這兩種情況下，您都需要對(duì)二極管 D1 進(jìn)行鉗位，并跨接一個(gè)放大器，以測(cè)量該二極管兩端的壓降。此壓降即代表 JFET 的漏源電壓 VDS。既然已知芯片溫度就能輕松估算其導(dǎo)通電阻 RDS(on)，您便可直接運(yùn)用歐姆定律來(lái)估算漏極電流，而無(wú)需使用額外的傳感器：

實(shí)現(xiàn)最佳導(dǎo)熱性能

隨著裸芯尺寸不斷縮小，以及單位面積導(dǎo)通電阻 RDS(A)（即每單位面積的 RDS(on)）持續(xù)降低，確實(shí)會(huì)帶來(lái)熱管理方面的挑戰(zhàn)。安森美通過(guò)在其制造工藝中引入銀燒結(jié)（silver sintered）裸片貼裝技術(shù)來(lái)應(yīng)對(duì)這一挑戰(zhàn)，替代傳統(tǒng)的含鉛焊料貼裝方式。銀燒結(jié)材料的熱導(dǎo)率最高可達(dá)傳統(tǒng)焊料的六倍。

左側(cè)重疊的陰影矩形代表三款安森美器件在印刷電路板（PCB）上所占用的相對(duì)面積：第四代 750 V SiC JFET（藍(lán)色）、第四代 750 V SiC MOSFET（深灰色）和第三代 650 V SiC MOSFET（淺灰色）。盡管第四代 MOSFET 的芯片面積比 JFET 大出 40%，其導(dǎo)通電阻反而略高，且結(jié)到外殼的熱阻 RθJC也稍大——這正是由于該 MOSFET 仍采用傳統(tǒng)的焊料貼裝工藝所致。當(dāng)然，更小的裸片尺寸確實(shí)也影響了結(jié)到環(huán)境的熱阻 RθJA，尤其是封裝外殼到周圍環(huán)境散熱的角度。

未完待續(xù)，后續(xù)推文將介紹SiC Cascode JFET等特性。