MAX1191：低功耗、高性能的雙8位ADC解決方案

在電子設(shè)計(jì)領(lǐng)域，對(duì)于高性能、低功耗的模數(shù)轉(zhuǎn)換器（ADC）需求一直居高不下。MAX1191作為一款由MAXIM推出的超低壓、雙8位、7.5Msps的ADC，憑借其卓越的性能和豐富的特性，在成像、儀器儀表和數(shù)字通信等領(lǐng)域展現(xiàn)出了巨大的應(yīng)用潛力。

文件下載：MAX1191.pdf

一、芯片概述

1.1 基本特性

MAX1191是一款超低壓的雙8位ADC，具備7.5Msps的采樣速率。它擁有兩個(gè)全差分寬帶跟蹤保持（T/H）輸入，帶寬高達(dá)440MHz，能夠接受全差分或單端信號(hào)。在輸入頻率為1.875MHz、采樣速率為7.5Msps的情況下，典型的信噪失真比（SINAD）可達(dá)48.6dB，而功耗僅為12mW。該ADC的模擬電源電壓范圍為2.7V至3.6V，數(shù)字輸出驅(qū)動(dòng)器則由1.8V至3.6V的獨(dú)立電源供電。此外，它還具備三種掉電模式，可在空閑期間有效節(jié)省功耗。

1.2 參考結(jié)構(gòu)

內(nèi)部的1.024V精密帶隙基準(zhǔn)將ADC的滿量程范圍設(shè)定為±0.512V。其靈活的參考結(jié)構(gòu)允許使用內(nèi)部基準(zhǔn)，也可接受外部施加的基準(zhǔn)，以滿足對(duì)精度要求更高的應(yīng)用。

1.3 輸出格式與封裝

MAX1191具有并行、復(fù)用、CMOS兼容的三態(tài)輸出，數(shù)字輸出格式為偏移二進(jìn)制。獨(dú)立的數(shù)字電源輸入可接受1.8V至3.6V的電壓，便于與不同邏輯電平進(jìn)行靈活接口。該芯片采用5mm × 5mm、28引腳的薄型QFN封裝，適用于擴(kuò)展工業(yè)溫度范圍（-40°C至+85°C）。

二、性能參數(shù)

2.1 直流精度

• 分辨率：8位。
• 積分非線性（INL）：±0.15至±1.00 LSB。
• 差分非線性（DNL）：在整個(gè)溫度范圍內(nèi)無丟失碼，范圍為±0.13至±1.00 LSB。
• 偏移誤差：≥+25°C時(shí)為±4 %FS，<+25°C時(shí)為±6 %FS。
• 增益誤差：排除REFP - REFN誤差后為±2 %FS。
• 直流增益匹配：±0.01至±0.2 dB。
• 增益溫度系數(shù)：±30 ppm/°C。
• 電源抑制比：偏移（VDD ±5%）和增益（VDD ±5%）為±0.05至±0.2 LSB。

2.2 模擬輸入

• 差分輸入電壓范圍：±0.512 V。
• 共模輸入電壓范圍：VDD / 2 V。
• 輸入電阻：720 kΩ。
• 輸入電容：5 pF。

2.3 轉(zhuǎn)換速率

• 最大時(shí)鐘頻率：7.5 MHz。
• 數(shù)據(jù)延遲：通道A為5.0個(gè)時(shí)鐘周期，通道B為5.5個(gè)時(shí)鐘周期。

2.4 動(dòng)態(tài)特性

• 信噪比（SNR）：在fIN = 1.875MHz時(shí)為48.7dB，fIN = 3.75MHz時(shí)為48.6dB。
• 信噪失真比（SINAD）：在fIN = 1.875MHz時(shí)為48.6dB，fIN = 3.75MHz時(shí)為48.5dB。
• 無雜散動(dòng)態(tài)范圍（SFDR）：在fIN = 1.875MHz時(shí)為69dBc，fIN = 3.75MHz時(shí)為68.7dBc。
• 三階諧波失真（HD3）：在fIN = 1.875MHz時(shí)為 -72.0dBc，fIN = 3.75MHz時(shí)為 -70.0dBc。
• 互調(diào)失真（IMD）：在fIN1 = 1MHz at -7dB FS，fIN2 = 1.01MHz at -7dB FS時(shí)為 -66dBc。
• 三階互調(diào)（IM3）：在fIN1 = 1MHz at -7dB FS，fIN2 = 1.01MHz at -7dB FS時(shí)為 -70dBc。
• 總諧波失真（THD）：在fIN = 1.875MHz時(shí)為 -68.0dBc，fIN = 3.75MHz時(shí)為 -67.0dBc。
• 小信號(hào)帶寬：440 MHz。
• 全功率帶寬：440 MHz。
• 孔徑延遲：1.5 ns。
• 孔徑抖動(dòng)：2 ps RMS。
• 過載恢復(fù)時(shí)間：2 ns。

2.5 內(nèi)部基準(zhǔn)

• REFP輸出電壓：0.256 V。
• REFN輸出電壓： -0.256 V。
• COM輸出電壓：VDD / 2 - 0.15至VDD / 2 + 0.15 V。
• 差分基準(zhǔn)輸出：0.512 V。
• 差分基準(zhǔn)輸出溫度系數(shù)：±30 ppm/°C。
• 最大REFP/REFN/COM源電流：2 mA。
• 最大REFP/REFN/COM灌電流：2 mA。

2.6 電源要求

• 模擬電源電壓：2.7至3.6 V。
• 數(shù)字輸出電源電壓：1.8至VDD V。

2.7 定時(shí)特性

• CLK上升到CHA輸出數(shù)據(jù)有效時(shí)間：1至8.5 ns。
• CLK下降到CHB輸出數(shù)據(jù)有效時(shí)間：1至8.5 ns。
• CLK上升/下降到A/B上升/下降時(shí)間：1至8.5 ns。
• PD1上升到輸出使能時(shí)間：5 ns。
• PD1下降到輸出禁用時(shí)間：5 ns。
• CLK占空比：50%。
• CLK占空比變化：±10%。
• 從關(guān)機(jī)模式喚醒時(shí)間：20 μs。
• 從待機(jī)模式喚醒時(shí)間：5.5 μs。
• 數(shù)字輸出上升/下降時(shí)間：2 ns。

2.8 通道間特性

• 串?dāng)_抑制： -75 dB。
• 幅度匹配：±0.03 dB。
• 相位匹配：±0.03°。

三、工作原理

3.1 流水線架構(gòu)

MAX1191采用七級(jí)全差分流水線架構(gòu)，這種架構(gòu)在實(shí)現(xiàn)高速轉(zhuǎn)換的同時(shí)，能夠有效降低功耗。輸入采樣信號(hào)每半個(gè)時(shí)鐘周期在流水線各級(jí)中逐步處理?？紤]到輸出鎖存器的延遲，通道A的總時(shí)鐘周期延遲為5個(gè)時(shí)鐘周期，通道B為5.5個(gè)時(shí)鐘周期。

3.2 輸入跟蹤保持電路

輸入跟蹤保持（T/H）電路在跟蹤模式下，通過多個(gè)開關(guān)將輸入信號(hào)采樣到電容上。在保持模式下，開關(guān)狀態(tài)改變，將采樣信號(hào)保持并傳遞給后續(xù)的量化器，從而隔離流水線與快速變化的輸入信號(hào)。

3.3 參考模式

MAX1191提供三種參考模式：

• 內(nèi)部參考模式：將REFIN連接到VDD或不連接，VREF內(nèi)部生成，為0.512V ±3%。
• 緩沖外部參考模式：在REFIN施加1.024V ±10%的電壓，VREF內(nèi)部生成，為VREFIN/2。
• 無緩沖外部參考模式：將REFIN連接到GND，激活外部參考源驅(qū)動(dòng)REFP、REFN和COM。

四、應(yīng)用電路

4.1 直流耦合差分輸入驅(qū)動(dòng)器

圖7所示的電路采用單3V電源供電，適用于RF正交解調(diào)器與高速ADC之間的模擬接口，能夠適應(yīng)0.5V至1.5V的寬輸入共模電壓范圍，為QAM - 16通信鏈路提供所需的SINAD和帶寬。

4.2 變壓器耦合輸入驅(qū)動(dòng)

使用RF變壓器（圖8）可以將單端源信號(hào)轉(zhuǎn)換為全差分信號(hào)，滿足MAX1191的最佳性能要求。通過將變壓器中心抽頭連接到COM，可實(shí)現(xiàn)VDD/2的直流電平偏移。

4.3 單端交流耦合輸入信號(hào)

圖9展示了一個(gè)交流耦合、單端應(yīng)用電路，使用如MAX4108等放大器可以提供高速、高帶寬、低噪聲和低失真的性能，確保輸入信號(hào)的完整性。

4.4 緩沖外部參考驅(qū)動(dòng)多個(gè)ADC

緩沖外部參考模式允許對(duì)MAX1191的參考電壓進(jìn)行更精確的控制，并支持多個(gè)轉(zhuǎn)換器使用公共參考。圖10展示了使用MAX6061精密帶隙基準(zhǔn)為多個(gè)轉(zhuǎn)換器提供公共參考的電路。

4.5 無緩沖外部參考驅(qū)動(dòng)多個(gè)ADC

無緩沖外部參考模式允許對(duì)MAX1191的參考進(jìn)行精確控制，并支持多個(gè)轉(zhuǎn)換器使用公共參考。圖11展示了使用MAX6066精密帶隙基準(zhǔn)為多個(gè)轉(zhuǎn)換器提供公共參考的電路。

4.6 典型QAM解調(diào)應(yīng)用

在數(shù)字通信中，正交幅度調(diào)制（QAM）廣泛應(yīng)用。圖12展示了使用MAX1191雙匹配、3V、8位ADC和MAX2451正交解調(diào)器在模擬域進(jìn)行QAM信號(hào)解調(diào)的過程，可有效恢復(fù)和數(shù)字化I和Q基帶信號(hào)。

五、設(shè)計(jì)注意事項(xiàng)

5.1 時(shí)鐘輸入

CLK應(yīng)接受CMOS兼容的信號(hào)電平，為確保器件的級(jí)間轉(zhuǎn)換重復(fù)性，應(yīng)使用低抖動(dòng)、快速上升和下降時(shí)間（<2ns）的時(shí)鐘。時(shí)鐘輸入應(yīng)被視為模擬輸入，遠(yuǎn)離其他模擬輸入或數(shù)字信號(hào)線，以減少干擾。

5.2 系統(tǒng)定時(shí)要求

通道A和通道B在時(shí)鐘信號(hào)（CLK）的上升沿同時(shí)采樣，輸出數(shù)據(jù)進(jìn)行復(fù)用。通道A數(shù)據(jù)在CLK上升沿更新，通道B數(shù)據(jù)在CLK下降沿更新。A/B指示器跟隨CLK，典型延遲時(shí)間為6ns。

5.3 數(shù)字輸出

數(shù)字輸出D0 - D7和A/B與TTL/CMOS邏輯兼容，輸出編碼為偏移二進(jìn)制。為避免數(shù)字電流反饋到模擬部分影響動(dòng)態(tài)性能，數(shù)字輸出的電容負(fù)載應(yīng)盡可能低（<15pF），可通過添加100Ω電阻來改善性能。

5.4 電源模式

MAX1191具有四種電源模式，可通過PD0和PD1進(jìn)行控制：

• 關(guān)機(jī)模式：關(guān)閉所有模擬部分，輸出為三態(tài)，喚醒時(shí)間通常為20μs。
• 待機(jī)模式：參考和時(shí)鐘分配電路供電，流水線ADC未供電，輸出為三態(tài)，喚醒時(shí)間為5.5μs。
• 空閑模式：流水線ADC、參考和時(shí)鐘分配電路供電，輸出為三態(tài)，喚醒時(shí)間為5ns。
• 正常工作模式：所有部分供電。

5.5 接地、旁路和電路板布局

MAX1191需要高速電路板布局設(shè)計(jì)技術(shù)。旁路電容應(yīng)盡可能靠近器件，使用表面貼裝器件以減少電感。多層板應(yīng)采用分離的接地和電源平面，以確保信號(hào)完整性。高速度數(shù)字信號(hào)跡線應(yīng)遠(yuǎn)離敏感的模擬跡線，模擬輸入線應(yīng)隔離以減少通道間串?dāng)_。

六、總結(jié)

MAX1191作為一款超低壓、高性能的雙8位ADC，憑借其低功耗、高動(dòng)態(tài)性能和靈活的參考結(jié)構(gòu)，在多種應(yīng)用場景中表現(xiàn)出色。在設(shè)計(jì)過程中，工程師需要充分考慮時(shí)鐘輸入、系統(tǒng)定時(shí)、數(shù)字輸出、電源模式以及電路板布局等因素，以確保芯片發(fā)揮最佳性能。通過合理的應(yīng)用電路設(shè)計(jì)，MAX1191能夠滿足不同領(lǐng)域?qū)δ?shù)轉(zhuǎn)換的需求，為電子系統(tǒng)的設(shè)計(jì)提供了可靠的解決方案。

你在使用MAX1191的過程中遇到過哪些挑戰(zhàn)？又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。