MAX19191：超低功耗 10Msps 8 位 ADC 的卓越之選

在電子設計領域，模擬 - 數字轉換器（ADC）是連接現實世界模擬信號與數字系統(tǒng)的橋梁。今天，我們聚焦于 Maxim 公司的一款杰出 ADC——MAX19191，它以超低功耗、出色的動態(tài)性能和小巧的尺寸，在眾多應用場景中展現出強大的競爭力。

文件下載：MAX19191.pdf

一、產品概述

MAX19191 是一款超低功耗、8 位、10Msps 的 ADC。它具有全差分寬帶跟蹤保持（T/H）輸入，帶寬達 440MHz，能接受全差分或單端信號。在 1.875MHz 輸入頻率和 10Msps 采樣率下，典型的信噪失真比（SINAD）為 48.6dB，功耗僅 15.3mW。該 ADC 的模擬電源電壓范圍為 2.7V 至 3.6V，數字輸出驅動器由 1.8V 至 3.6V 獨立電源供電。此外，它還具備三種低功耗模式，可在空閑時段節(jié)省功耗。其出色的動態(tài)性能、超低功耗和小尺寸特性，使其非常適合成像、儀器儀表和數字通信等應用。

內部 1.024V 精密帶隙基準將 ADC 的滿量程范圍設置為 ±0.512V，靈活的基準結構允許使用內部基準或接受外部基準，以滿足更高精度的應用需求。

二、關鍵特性

（一）超低功耗

• 正常工作模式：在 10Msps 采樣率下，功耗僅 15.3mW。
• 關機模式：功耗低至 2μW，極大地節(jié)省了能源。

（二）出色的動態(tài)性能

• 信噪比（SNR）：在 (f_{IN}=1.875 MHz) 時，SNR 達到 48.6dB。
• 無雜散動態(tài)范圍（SFDR）：在 (f_{IN}=1.875 MHz) 時，SFDR 為 70dBc。

（三）電源與輸入特性

• 電源：2.7V 至 3.6V 單模擬電源，1.8V 至 3.6V TTL/CMOS 兼容數字輸出。
• 輸入：全差分或單端模擬輸入，內部/外部基準可選。

（四）輸出與封裝

• 輸出：多路復用的 CMOS 兼容三態(tài)輸出。
• 封裝：采用 28 引腳薄型 QFN 封裝，尺寸為 5mm × 5mm。

三、電氣特性

（一）直流精度

• 分辨率：INL 最大為 ±1.00 LSB，DNL 典型為 ±0.12 LSB。
• 增益誤差：排除 REFP - REFN 誤差后，最大為 ±2%。
• 電源抑制：電源電壓 ±5% 變化時，偏移最大為 ±0.2%，增益最大為 ±0.05%。

（二）轉換速率

• 時鐘頻率：(f_{CLK}) 為 10MHz。
• 數據延遲：時鐘上升沿到輸出數據有效時間為 1 - 8.5ns。

（三）動態(tài)性能

• SNR：在不同輸入頻率下保持較好性能，如 (f_{IN}=1.875MHz) 時為 48.6dB。
• SINAD：(f_{IN}=1.875MHz) 時為 47dB。
• SFDR：(f_{IN}=1.875MHz) 時為 70.0dBc。

（四）內部基準

• REFP 輸出電壓：典型為 0.256V。
• REFN 輸出電壓：與 VCOM 相關。
• COM 輸出電壓：為 VDD/2 ±0.15V。

四、典型工作特性

通過一系列圖表展示了 MAX19191 在不同條件下的性能表現，如不同輸入頻率、采樣率、占空比等對 SNR、SINAD、SFDR 等指標的影響。這些特性曲線有助于工程師在實際應用中根據具體需求選擇合適的工作參數。

五、引腳描述

MAX19191 共有 28 個引腳，各引腳功能明確：

• 模擬輸入引腳：IN+ 和 IN- 用于輸入模擬信號，單端操作時可按特定方式連接。
• 電源引腳：VDD 為轉換器電源輸入，OVDD 為輸出驅動器電源輸入，需進行適當的旁路電容配置。
• 數字輸出引腳：D0 - D7 為三態(tài)數字輸出，DVAL 為數據有效指示。
• 控制引腳：PD0 和 PD1 用于控制電源模式。

六、詳細工作原理

（一）流水線架構

采用七級全差分流水線架構，每半個時鐘周期，輸入采樣信號在流水線各級逐步處理。包括輸出鎖存延遲，總時鐘周期延遲為 5 個時鐘周期。在每一級，閃存 ADC 將輸入電壓轉換為數字代碼，DAC 將數字化結果轉換回模擬電壓并與原始輸入信號相減，誤差信號乘以 2 后傳遞到下一級，經過數字誤差校正確保無丟失代碼。

（二）輸入跟蹤保持電路

在跟蹤模式下，通過一系列開關操作對輸入信號進行采樣和保持。寬輸入帶寬的 T/H 放大器使 MAX19191 能夠跟蹤和采樣高頻模擬輸入。ADC 輸入可采用差分或單端驅動，為獲得最佳性能，需匹配 IN+ 和 IN- 的阻抗，并將共模電壓設置為電源電壓的一半（VDD/2）。

（三）模擬輸入與基準配置

MAX19191 的滿量程模擬輸入范圍為 ±VREF，共模輸入范圍為 VDD/2 ±0.2V。提供三種基準操作模式：

• 內部基準模式：將 REFIN 連接到 VDD 或不連接，VREF 內部生成，COM、REFP 和 REFN 為低阻抗輸出。
• 緩沖外部基準模式：在 REFIN 施加 1.024V ±10% 的電壓，VREF 內部生成，各引腳同樣為低阻抗輸出。
• 無緩沖外部基準模式：將 REFIN 連接到 GND，COM、REFP 和 REFN 由外部基準源驅動。

（四）時鐘輸入

CLK 接受 CMOS 兼容信號電平，要求時鐘抖動低、上升和下降時間快（<2ns）。采樣發(fā)生在時鐘信號的上升沿，時鐘抖動對 SNR 性能有重要影響，尤其在欠采樣應用中。時鐘輸入應視為模擬輸入，遠離其他模擬輸入或數字信號線。

（五）系統(tǒng)時序要求

輸入數據在時鐘信號的上升沿采樣，5 個時鐘周期后，輸出數據在時鐘上升沿更新。DVAL 指示信號跟隨 CLK，典型延遲時間為 6ns，輸出數據有效時保持高電平。

（六）數字輸出數據

D0 - D7 和 DVAL 與 TTL/CMOS 邏輯兼容，數字輸出編碼為偏移二進制。為避免數字電流反饋到模擬部分影響動態(tài)性能，數字輸出的電容負載應盡可能低（< 15 pF），可通過添加 100Ω 電阻來改善性能。

（七）電源模式

MAX19191 有四種電源模式，由 PD0 和 PD1 控制：

• 關機模式：關閉所有模擬部分，輸出置為三態(tài)，喚醒時間通常為 20μs。
• 待機模式：參考和時鐘分配電路供電，流水線 ADC 未供電，輸出為三態(tài)，喚醒時間為 5.5μs。
• 空閑模式：流水線 ADC、參考和時鐘分配電路供電，但輸出強制為三態(tài)，喚醒時間為 5ns。
• 正常工作模式：所有部分正常供電。

七、應用信息

（一）電路設計

提供了多種應用電路示例，如 DC 耦合差分輸入驅動器、變壓器耦合輸入驅動、單端交流耦合輸入信號電路等。這些電路可根據具體應用需求選擇，以實現最佳性能。

（二）參考驅動

• 緩沖外部參考驅動：允許對參考電壓進行更多控制，可多個轉換器共用一個參考源。
• 無緩沖外部參考驅動：可精確控制參考電壓，同樣支持多個轉換器共用參考源。

（三）接地、旁路和電路板布局

MAX19191 需要高速電路板布局設計技術，旁路電容應盡可能靠近器件，采用多層板并分離接地和電源平面，將模擬地和數字輸出驅動地分開，通過單點連接，避免數字地電流干擾模擬地。同時，高速數字信號走線應遠離敏感模擬走線，減少串擾。

八、參數定義

（一）靜態(tài)參數

• 積分非線性（INL）：實際傳遞函數值與直線的偏差。
• 差分非線性（DNL）：實際步長與理想 1LSB 的差值。
• 偏移誤差：測量的過渡點與理想過渡點的偏差。
• 增益誤差：去除偏移誤差后，測量的過渡點與理想過渡點的偏差。

（二）動態(tài)參數

• 孔徑抖動：采樣延遲的樣本間變化。
• 孔徑延遲：采樣時鐘上升沿與實際采樣時刻的時間間隔。
• 信噪比（SNR）：RMS 信號與 RMS 噪聲的比值。
• 信噪失真比（SINAD）：RMS 信號與包含所有頻譜分量的 RMS 噪聲的比值。
• 有效位數（ENOB）：衡量 ADC 在特定輸入頻率和采樣率下的動態(tài)性能。
• 總諧波失真（THD）：輸入信號前五個諧波的 RMS 和與基波的比值。
• 三次諧波失真（HD3）：三次諧波分量的 RMS 值與基波輸入信號的比值。
• 無雜散動態(tài)范圍（SFDR）：基波 RMS 振幅與次大雜散分量 RMS 值的比值。
• 互調失真（IMD）：兩個輸入音調存在時，互調產物的總功率與總輸入功率的比值。
• 三階互調（IM3）：兩個輸入音調存在時，最差三階互調產物的功率與任一輸入音調輸入功率的比值。
• 電源抑制：電源電壓 ±5% 變化時，偏移和增益誤差的變化。
• 小信號帶寬：小 -20dBFS 模擬輸入信號下，數字化轉換結果幅度下降 -3dB 時的輸入頻率。
• 全功率帶寬：大 -0.5dBFS 模擬輸入信號下，數字化轉換結果幅度下降 -3dB 時的輸入頻率。

MAX19191 憑借其超低功耗、出色的動態(tài)性能和豐富的功能特性，為電子工程師在設計成像、儀器儀表和數字通信等應用時提供了一個非常優(yōu)秀的選擇。在實際應用中，工程師需要根據具體需求合理選擇工作模式、配置電路和進行電路板布局，以充分發(fā)揮 MAX19191 的性能優(yōu)勢。你在使用類似 ADC 時遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經驗。