時序邏輯電路基本分析步驟:
1、寫方程式
(1)輸出方程。時序邏輯電路的輸出邏輯表達(dá)式,它通常為現(xiàn)態(tài)的函數(shù)。
(2)驅(qū)動方程。各觸發(fā)器輸入端的邏輯表達(dá)式。
(3)狀態(tài)方程。將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程中,便得到該觸發(fā)器的次態(tài)方程。時序邏輯電路的狀態(tài)方程由各觸發(fā)器次態(tài)的邏輯表達(dá)式組成。
2、列狀態(tài)轉(zhuǎn)換真值表
將外輸入信號和現(xiàn)態(tài)作為輸入,次態(tài)和輸出作為輸出,列出狀態(tài)轉(zhuǎn)換真值表。
3、邏輯功能的說明
根據(jù)狀態(tài)轉(zhuǎn)換真值表來說明電路的邏輯功能。
4、畫狀態(tài)轉(zhuǎn)換圖和時序圖
狀態(tài)轉(zhuǎn)換圖:電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖。
時序圖:在時鐘脈沖CP作用下,各觸發(fā)器狀態(tài)變化的波形圖。
時序邏輯電路的設(shè)計:
1.時序電路的設(shè)計是根據(jù)要求實現(xiàn)其邏輯功能,先作出原始狀態(tài)圖或原始狀態(tài)表,然后進(jìn)行狀態(tài)化簡(狀態(tài)合并)和狀態(tài)編碼(狀態(tài)分配),再求出所選觸發(fā)器的驅(qū)動方程、時序電路的狀態(tài)方程和輸出方程,最后畫出設(shè)計好的邏輯電路圖。
2.在設(shè)計同步時序邏輯電路時,把CP信號作邏輯1處理,對異步時序邏輯電路則把CP信號作為一個變量來處理。
3.用已有的M 進(jìn)制集成計數(shù)器可構(gòu)成N(任意)進(jìn)制的計數(shù)器。當(dāng)M 》N 時,用1片M進(jìn)制計數(shù)器采取反饋清零法或反饋置數(shù)法跳過M-N 個狀態(tài),而得到N 進(jìn)制計數(shù)器。當(dāng)M 《N 時,用多片M 進(jìn)制計數(shù)器組合起來,構(gòu)成N 進(jìn)制計數(shù)器,各級之間的連接方式可分為并行進(jìn)位、串行進(jìn)位、整體反饋清零和整體反饋置數(shù)等幾種方式。
-
邏輯電路
+關(guān)注
關(guān)注
13文章
503瀏覽量
44097 -
時序邏輯電路
+關(guān)注
關(guān)注
2文章
94瀏覽量
17135
發(fā)布評論請先 登錄
【「龍芯之光 自主可控處理器設(shè)計解析」閱讀體驗】--LoongArch邏輯綜合、芯片設(shè)計
有源邏輯探頭的具體應(yīng)用
vivado時序分析相關(guān)經(jīng)驗
咨詢符合國標(biāo)GB/T 4728.12-2022的邏輯門電路設(shè)計軟件
電子工程師自學(xué)成才手冊.提高篇
每周推薦!電子工程師自學(xué)資料及各種電路解析
電子工程師自學(xué)速成 —— 提高篇
實用電子電路設(shè)計(全6本)——數(shù)字邏輯電路的ASIC設(shè)計
FPGA時序約束之設(shè)置時鐘組
數(shù)字電路—22、時序邏輯電路
數(shù)字電路—16、觸發(fā)器
數(shù)字電路—10、組合邏輯電路的分析與設(shè)計
CMOS邏輯IC是如何構(gòu)成的
時序邏輯電路的分析方法
評論