Vivado崩潰調(diào)試的方案和預(yù)防
在某些情況下會(huì)出現(xiàn)日志不足的狀況，并且需要與賽靈思共享 RTL 設(shè)計(jì)，才能對(duì)問題進(jìn)行進(jìn)一步調(diào)試。
云計(jì)算成為新興市場(chǎng)，為全球提供服務(wù)
許多這些業(yè)經(jīng)驗(yàn)證的 IP 核都可進(jìn)行配置，因而可針對(duì)特定應(yīng)用性能需求進(jìn)行量身定制。賽靈思提供各種專業(yè)....
賽靈思未雨綢繆，闡述數(shù)據(jù)大爆炸的利與弊
毋庸質(zhì)疑，數(shù)據(jù)無論對(duì)于工業(yè)物聯(lián)網(wǎng)（IIoT）還是醫(yī)療物聯(lián)網(wǎng) （HcIoT）來說，優(yōu)勢(shì)都非常明確：對(duì)于....
射頻數(shù)據(jù)轉(zhuǎn)換器解決方案詳解
請(qǐng)務(wù)必注意，在 IP 中也會(huì)配置一些 Get 和 Set 調(diào)用，例如復(fù)雜的混頻器設(shè)置。有些調(diào)用只能在....
賽靈思在深圳舉辦工業(yè)物聯(lián)網(wǎng)研討會(huì)，米爾受邀參加
米爾長(zhǎng)期致力于推動(dòng)智能制造相關(guān)技術(shù)的發(fā)展，針對(duì)運(yùn)動(dòng)控制，工業(yè)以太網(wǎng)，人機(jī)交互等重要技術(shù)環(huán)節(jié)推出了一系....
PCB設(shè)計(jì)各種信號(hào)完整性問題
我們已不再生活在信號(hào)“0”和“1”的數(shù)字領(lǐng)域里了，因此我們現(xiàn)在需要考慮在從發(fā)射器到接收器的傳輸過程中....
賽靈思的AI平臺(tái)斬獲“2019 年度最佳視覺產(chǎn)品獎(jiǎng)”
賽靈思 AI 平臺(tái)是業(yè)界首款同時(shí)針對(duì)軟件，硬件優(yōu)化的平臺(tái)解決方案，其豐富而且全面的軟件環(huán)境支持在常見....
賽靈思--為客戶塑造全新價(jià)值
六大重要的新興市場(chǎng)——視頻/視覺、高級(jí)駕駛員輔助系統(tǒng)（ADAS）/無人駕駛、工業(yè)物聯(lián)網(wǎng)、5G無線、軟....
賽靈思推出兩款開發(fā)環(huán)境軟件能配合多種系統(tǒng)級(jí)設(shè)計(jì)工具
如果這些環(huán)境足夠高級(jí)，就能真正推廣All Programmable FPGA 和Zynq SoC 設(shè)....
TOPIC公司創(chuàng)建基于賽靈思的開發(fā)板加速嵌入式開發(fā)
如果需要的話，客戶可以添加他們自己的濾波器到這個(gè)參考設(shè)計(jì)，按照Dyplo的設(shè)計(jì)流程，轉(zhuǎn)換成HDL代碼....
賽靈思對(duì)OpenCL，C，和C++語(yǔ)言對(duì)FPGA和全SoC的作用詳解
有這樣一個(gè)讓人糾結(jié)的問題。FPGA具有優(yōu)越的性能和良好的功耗，但怎么樣讓那些不精通VHDL或者Ver....
賽靈思推出UltraFast幫助用戶學(xué)習(xí)Vivado
找到目標(biāo)后，可以利用max_fanout來限定其扇出值，讓工具在實(shí)現(xiàn)過程中復(fù)制驅(qū)動(dòng)端寄存器來優(yōu)化。如....
賽靈思FPGA在C語(yǔ)言上的開發(fā)介紹
SDSoC開發(fā)環(huán)境可提供高度簡(jiǎn)化、類似ASSP C/C++的編程體驗(yàn)，包括簡(jiǎn)便易用的Eclipse集....
賽靈思關(guān)于嵌入式系統(tǒng)的簡(jiǎn)要介紹
價(jià)格Price，功耗Power，性能Performance是工程優(yōu)化的“3P標(biāo)準(zhǔn)”，假如一個(gè)基于PC....
賽靈思關(guān)于I/O約束法的簡(jiǎn)要概括（上）
可以這樣計(jì)算輸入接口約束：DDR方式下數(shù)據(jù)實(shí)際的采樣周期是時(shí)鐘周期的一半；上升沿采樣的數(shù)據(jù)（Rise....
DSoC為C/C++開發(fā)團(tuán)隊(duì)提供幫助
然后全系統(tǒng)優(yōu)化的編譯器自動(dòng)將系統(tǒng)編譯為一個(gè)完整的軟件或者硬件系統(tǒng)。同時(shí)也會(huì)生成可編程邏輯比特流文件和....
毫米波原型設(shè)計(jì)平臺(tái)解決方案
BEEcube公司董事長(zhǎng)兼伯克利無線研究中心聯(lián)合創(chuàng)始人Bob Brodersen博士指出：“5G可將....
賽靈思產(chǎn)品介紹
FPGA 設(shè)計(jì)包含越來越多的 IP 數(shù)量，如此前使用的內(nèi)部 IP、Xilinx FPGA IP 或第....
tcl局部編輯以最小的代價(jià)完成最大的改動(dòng)
第一步所指的Design通常是完全布局布線后的設(shè)計(jì)，如果是在工程模式下，可以直接在IDE中打開實(shí)現(xiàn)后....
PCIe分岔--避免向英特爾接入數(shù)據(jù)流
CESNET和INVEA-TECH進(jìn)行了一系列實(shí)驗(yàn)來展示PCIe分岔的好處。測(cè)試程序包括裝載一塊賽靈....
設(shè)計(jì)建模系統(tǒng)流量并驗(yàn)證系統(tǒng)的性能
如果您要進(jìn)行這種類型的分析，AXI流量生成器正是您需要的那種儀器。在您的團(tuán)隊(duì)將系統(tǒng)硬件設(shè)計(jì)到Zynq....
賽靈思的目標(biāo)和發(fā)展
賽靈思公司亞太區(qū)銷售與市場(chǎng)副總裁楊飛表示，賽靈思的SDx系列仍會(huì)持續(xù)發(fā)展。毫無疑問，這會(huì)幫助賽靈思面....
賽靈思系列芯片支持Convey Computer公司的硬件加速器板卡
以前加速器應(yīng)用設(shè)計(jì)主要使用硬件描述語(yǔ)言（HDL）例如Verilog來進(jìn)行程序設(shè)計(jì)。這就需要專門的技能....
工商網(wǎng)監(jiān)