數(shù)字時代的特質(zhì)對計算力和帶寬提出了前所未有的要求，同時新的算法、新的框架層出不窮，要應對這一變化就需....

賽靈思團隊為能傳承賽靈思 35 年創(chuàng)新與第一的傳統(tǒng)并為推動世界不斷進步打造關鍵的基礎深感驕傲和自豪。

Xilinx 創(chuàng)下新里程碑，Versal ACAP 開始出貨了！

Proof of Life：Versal 誕生的證據(jù)

業(yè)界第一顆 Versal ACAP 到達 Xilinx 之后發(fā)生了什么？

提升您的洞察力，SumUp 邀您共享京滬歡樂時光

改變游戲規(guī)則：只有賽靈思 SoC 才能滿足的兩種新興汽車應用！

上新：Zynq UltraScale+ RFSoC ZCU111 評估套件

設計技巧：在 Vivado Synthesis 中使用 SystemVerilog 接口連接邏輯

軟件更新：Vivado 2019.1 現(xiàn)已開放下載

技術分享：信號完整性仿真 - 入門

在 FPGA 設計方面，設計人員能夠為運行特定工作負載開發(fā)自己的處理架構(gòu)。FPGA 的一大重要優(yōu)勢就....