UART和波特率兩者如何區(qū)分
什么是 UART UART是一種通用串行數(shù)據(jù)總線，用于異步通信。該總線雙向通信，可以實(shí)現(xiàn)全雙工傳輸和....
探究關(guān)于數(shù)字電路的一些基礎(chǔ)知識(shí)
1.常用門電路圖 2.邏輯代數(shù)的基本定理----化簡(jiǎn)時(shí)比較好用 反演定理：對(duì)于任意一個(gè)邏輯式 Y，若....
簡(jiǎn)述FPGA時(shí)鐘約束時(shí)鐘余量超差解決方法
在設(shè)計(jì)FPGA項(xiàng)目的時(shí)候，對(duì)時(shí)鐘進(jìn)行約束，但是因?yàn)樗惴ɑ蛘哂布脑颍际沟脮r(shí)鐘約束出現(xiàn)超差現(xiàn)象，接....
FPGA時(shí)序約束的概念和基本策略
A 時(shí)序約束的概念和基本策略 時(shí)序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束....
FPGA如何使用RAM分區(qū)循環(huán)移位法實(shí)現(xiàn)解交織器
本文分析了卷積交織和解交織的基本原理，然后采用Altera 的FPGA器件，用RAM分區(qū)循環(huán)移位法來(lái)....
eFPGA能針對(duì)特定子市場(chǎng)或相鄰市場(chǎng)量身打造SoC
嵌入式FPGA (eFPGA)由于可為人工智能(AI)工作負(fù)載提供支持與靈活度，這項(xiàng)業(yè)務(wù)正開(kāi)始掀起波....
如何檢測(cè)集成電路的好壞
一、不在路檢測(cè) 這種方法是在ｉｃ未焊入電路時(shí)進(jìn)行的，一般情況下可用測(cè)量各引腳對(duì)應(yīng)于接地引腳之間的正、....
EDA技術(shù)進(jìn)行系統(tǒng)的設(shè)計(jì)的幾個(gè)特點(diǎn)
EDA技術(shù)進(jìn)行系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)： 1. 軟件硬化，硬件軟化 軟件硬化是指所有的軟件設(shè)計(jì)最....
System Verilog與verilog的對(duì)比
SystemVerilog語(yǔ)言簡(jiǎn)介 SystemVerilog是一種硬件描述和驗(yàn)證語(yǔ)言（HDVL），....
采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速教程
當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束，不能采用GHz級(jí)的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中，....
介紹3種方法跨時(shí)鐘域處理方法
跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問(wèn)題，而如何處理好跨時(shí)鐘域間的數(shù)據(jù)，可以說(shuō)是每個(gè)FPGA初學(xué)者....
FPGA中同步異步時(shí)鐘域信號(hào)的處理
最常用的約束有IO管腳位置約束和電平幅度約束，這個(gè)很好理解。另外，就是對(duì)時(shí)鐘網(wǎng)絡(luò)約束。這個(gè)是很重要的....
在FPGA設(shè)計(jì)中FIFO的使用技巧
FIFO是在FPGA設(shè)計(jì)中使用的非常頻繁，也是影響FPGA設(shè)計(jì)代碼穩(wěn)定性以及效率等得關(guān)鍵因素。在數(shù)據(jù)....
FPGA中ROM與RAM相關(guān)知識(shí)匯總
一、基本概念 最熟悉的兩個(gè)詞語(yǔ)應(yīng)該是RAM與ROM，RAM（Random Access Memory....
FPGA芯片配置分類及配置方式
廣義的來(lái)說(shuō)，F(xiàn)PGA的配置包括直接使用下載電纜對(duì)FPGA器件進(jìn)行編程、對(duì)外部EEPROM和FLASH....
FPGA的硬件架構(gòu)和工作原理
一、FPGA的硬件架構(gòu)和工作原理 1.1早期的PROM技術(shù)實(shí)現(xiàn) 在上世紀(jì)60年代以后，小規(guī)模集成電路....
VHDL與Verilog硬件描述語(yǔ)言如何用TestBench來(lái)進(jìn)行仿真
VHDL與Verilog硬件描述語(yǔ)言在數(shù)字電路的設(shè)計(jì)中使用的非常普遍，無(wú)論是哪種語(yǔ)言，仿真都是必不可....
異步FIFO用格雷碼的原因有哪些
異步FIFO通過(guò)比較讀寫地址進(jìn)行滿空判斷，但是讀寫地址屬于不同的時(shí)鐘域，所以在比較之前需要先將讀寫地....
FPGA設(shè)計(jì)中的電源管理
過(guò)去，F(xiàn)PGA設(shè)計(jì)者主要關(guān)心時(shí)序和面積使用率問(wèn)題。但隨著FPGA不斷取代ASSP和ASIC器件，設(shè)計(jì)....
簡(jiǎn)述低功耗FPGA設(shè)計(jì)技術(shù)
芯片對(duì)功耗的苛刻要求源于產(chǎn)品對(duì)功耗的要求。集成電路的迅速發(fā)展以及人們對(duì)消費(fèi)類電子產(chǎn)品的需求日新月異，....
基于SDRAM控制器軟核的Verilog設(shè)計(jì)
目前，在很多通信芯片及系統(tǒng)的開(kāi)發(fā)中，常常需要用到存儲(chǔ)容量大、讀寫速度高的存儲(chǔ)器。在各種隨機(jī)存儲(chǔ)器件中....
怎樣去設(shè)計(jì)一種基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸硬件？
本文研究的是基于FPGA的以太網(wǎng)的MAC層數(shù)據(jù)處理，目的是能廣泛應(yīng)用于多種嵌入式網(wǎng)絡(luò)設(shè)備的前端設(shè)計(jì)，....
ARM、DSP、FPGA它們有什么區(qū)別？
ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能....
怎么用具有內(nèi)部數(shù)字濾波器的高速ADC簡(jiǎn)化AFE濾波呢
傳統(tǒng)的工業(yè)數(shù)據(jù)采集設(shè)計(jì)通常需要對(duì)模數(shù)轉(zhuǎn)換器 （ADC） 之前的模擬前端 （AFE） 進(jìn)行復(fù)雜的濾波處....
PCI總線如何與中斷控制器的信號(hào)相連？
PCI總線使用INTA#、INTB#、INTC#和INTD#信號(hào)向處理器發(fā)出中斷請(qǐng)求。
工商網(wǎng)監(jiān)