1. 迭代閉環(huán)思維

還記得小時(shí)候我們學(xué)習(xí)騎自行車的場(chǎng)景嗎？一種是：親自嘗試模仿去騎，摔跤后總結(jié)下然后再嘗試去騎，一遍又一遍的摔跤再嘗試，然后越騎越好；另外一種是：在別人的指導(dǎo)下，按照別人的套路去練習(xí)，也越騎越好。

雖然這2種方式都學(xué)會(huì)了騎自行車，但差別還是很大的，前者是自我模仿思考的迭代閉環(huán)的學(xué)習(xí)方法，是小孩子常用的方法，比如小孩子學(xué)說(shuō)話、走路等，這種方法的好處是學(xué)會(huì)了還能舉一反三，不好的地方就是花掉的時(shí)間失敗成本會(huì)更高；后者是套路式的學(xué)習(xí)方法，按照套路武功秘籍練好各式各招就會(huì)了，是年齡大的人常用的方法，這種方法的好處是學(xué)習(xí)的成本低，不好的地方是思考反饋會(huì)越來(lái)越少。

其實(shí)，現(xiàn)在我們仔細(xì)想下：小孩子為什么喜歡問(wèn)為什么，因?yàn)樾『⒆邮亲晕夷７滤伎嫉牡]環(huán)的學(xué)習(xí)方法；反而越大的人卻越來(lái)越討厭問(wèn)為什么，因?yàn)榇笕烁矚g套路式學(xué)習(xí)方法，喜歡玩套路。

在這里，希望長(zhǎng)大的我們，學(xué)習(xí)能多一些迭代閉環(huán)的思想方法，這樣會(huì)因?yàn)槲覀兊]環(huán)的次數(shù)越多，學(xué)習(xí)就會(huì)越來(lái)越系統(tǒng)，也越學(xué)越快，越學(xué)越簡(jiǎn)單。就好比FPGA的設(shè)計(jì)一樣，迭代次數(shù)越多，設(shè)計(jì)會(huì)越來(lái)越好。

FPGA設(shè)計(jì)的特點(diǎn)是需要不斷不斷的迭代各個(gè)設(shè)計(jì)流程來(lái)達(dá)到最終的設(shè)計(jì)，同時(shí)迭代的成本大，它比單片機(jī)開發(fā)更注重迭代的開發(fā)思想。所以，設(shè)計(jì)的前期一定要從系統(tǒng)的角度考慮好系統(tǒng)的方案，然后在系統(tǒng)這個(gè)方案中不斷的迭代，不然后期發(fā)現(xiàn)由于系統(tǒng)方案的問(wèn)題就得不償失了，好的系統(tǒng)架構(gòu)就是成功一大半了。其中，在FPGA設(shè)計(jì)中可以通過(guò)增量編譯來(lái)加快我們的開發(fā)。

2. FPGA增量編譯

FPGA增量編譯可以理解為：當(dāng)設(shè)計(jì)流程90%左右的設(shè)計(jì)是一樣的話，就可以利用上次的結(jié)果來(lái)加速設(shè)計(jì)，當(dāng)然如果設(shè)計(jì)中大部分不一樣的話，利用增量編譯就得不償失。下面我們看看vivado中的增量編譯：

使用增量編譯時(shí)，可查看ug904文檔，里面有詳細(xì)介紹，主要利用Vivado的dcp類型的文件，dcp文件是Design Check Point文件，即一些中間節(jié)點(diǎn)文件，保存各個(gè)階段的結(jié)果，為復(fù)用提供了方便。使用增量編譯有2種方式：

在項(xiàng)目模式下：

1) 通過(guò)右鍵點(diǎn)擊新實(shí)現(xiàn)方案運(yùn)行 impl_2 ，并從彈出的菜單中選擇設(shè)置增量編譯；

2) 瀏覽增量編譯檢查點(diǎn)參考DCP文件并點(diǎn)擊確認(rèn)；

3) 繼續(xù)運(yùn)行實(shí)現(xiàn)方案，會(huì)明顯發(fā)現(xiàn)編譯時(shí)間縮短。

在非項(xiàng)目模式下：

在opt_design后運(yùn)行以下命令：
%read_checkpoint -incremental reference_routed.dcp

上圖的編譯時(shí)間發(fā)現(xiàn)：增量編譯后，可以大大減少編譯時(shí)間，工程越大后的效果越明顯。注意：

1) 當(dāng)參考設(shè)計(jì)和當(dāng)前設(shè)計(jì)的相似度大于95%的，最適合用增量編譯技術(shù)，但相似度低于75%時(shí)，工具會(huì)建議關(guān)閉增量編譯；

2) 有些時(shí)候，雖然是很小的RTL改動(dòng)，也會(huì)造成網(wǎng)表的巨大差異，比如：改變HDL中的端口，增加總線的參數(shù)等，這個(gè)時(shí)候其實(shí)不適合用增量編譯的。