噪聲容限是在沒有引起單元翻轉(zhuǎn)前提下引入存儲(chǔ)節(jié)點(diǎn)的最大噪聲電壓值。在讀操作的時(shí)候，噪聲容限對于單元的穩(wěn)定性更加重要，因?yàn)樵趥鹘y(tǒng)的SRAM中讀噪聲容限和讀的電流是沖突的，提高讀電流速度的同時(shí)會(huì)降低讀噪聲容限為代價(jià)，所以在傳統(tǒng)SRAM結(jié)構(gòu)中，讀電流和讀噪聲容限不可以分開獨(dú)立調(diào)節(jié)，兩者是相互影響制約的。而新結(jié)構(gòu)采用獨(dú)立的讀電流路徑，不包括存儲(chǔ)節(jié)點(diǎn)，因而在讀操作的時(shí)候，位線上的電壓波動(dòng)和外部噪聲幾乎不會(huì)對存儲(chǔ)節(jié)點(diǎn)造成影響，從而大大的增加了讀噪聲容限。

　　2.2 漏電流

　　從以上分析可知，當(dāng)數(shù)據(jù)存0的時(shí)候，新型6T-SRAM是通過M1管的亞閾值電流來保持?jǐn)?shù)據(jù)的;當(dāng)數(shù)據(jù)存1的時(shí)候，由于M2，M4的正反饋?zhàn)饔?，并且在空閑狀態(tài)下M1處于亞閾值導(dǎo)通狀態(tài)，所以存在從電源電壓到地的通路，這些都會(huì)導(dǎo)致漏電流的增加圖3顯示了這條路徑。在大部分?jǐn)?shù)據(jù)和指令緩存器中，所存的值為0居多，分別占到75%和64%?；谶@些考慮，在標(biāo)準(zhǔn)0.18μm CMOS工藝下，對普通6T-SRAM和新型6T-SRAM進(jìn)行了平均漏電流仿真。傳統(tǒng)6T-SRAM漏電流為164 nA，新型6T-SRAM漏電流為179 nA，新型SRAM比傳統(tǒng)的大9%，這是可以接受的范圍因?yàn)樾滦蚐RAM采用漏電流保持技術(shù)，從而不需要數(shù)據(jù)的刷新來維持?jǐn)?shù)據(jù)，另外漏電泄露不會(huì)在Q點(diǎn)產(chǎn)生過高的浮空電壓，因而數(shù)據(jù)更加穩(wěn)定。

　　2.3 功耗

　　一般而言，位線是產(chǎn)生動(dòng)態(tài)功耗的主要部分，所以說往往在讀/寫操作轉(zhuǎn)換過程中位線的變化會(huì)消耗主要的功耗，本文對傳統(tǒng)6T-SRAM和新型6T-SRAM單元結(jié)構(gòu)進(jìn)行了功耗仿真，如表1所示。

　　表1中可以看出，在傳統(tǒng)的6T-sRAM讀/寫過程中，對稱結(jié)構(gòu)的兩個(gè)位線電壓的變化是一致的，因而功耗是相同的。新型6T-SRAM單元功耗比傳統(tǒng)單元低了很多，這是因?yàn)樵谧x/寫操作的時(shí)候，參與工作的管子數(shù)量少，并且只有一個(gè)位線參與工作，并且在寫0的時(shí)候，由于位線是0，所以功耗很低。

　　2.4 讀/寫仿真

　　為了進(jìn)一步驗(yàn)證新型6T-SRAM讀/寫功能的正確性，以及與傳統(tǒng)6T-SRAM單元的比較，采用HSpice對兩種管子進(jìn)行了讀/寫仿真。如圖4-圖7所示。

　　新型6T-SRAM存儲(chǔ)單元的讀/寫仿真表明，單個(gè)存儲(chǔ)單元的讀/寫時(shí)間在0.2 ns內(nèi)，符合存儲(chǔ)器在高速狀態(tài)下運(yùn)行的需要。

　　3 結(jié)語

　　該SRAM單元是在0.18μm工藝下仿真的，新型SRAM采用漏電流保持技術(shù)，從而不需要刷新來維持?jǐn)?shù)據(jù)，并且仿真顯示功耗比較傳統(tǒng)SRAM低了很多，讀/寫速度方面比傳統(tǒng)SRAM慢了一點(diǎn)，但是這是在可以接受的范圍內(nèi)。