電磁兼容性(EMC，即Electromagnetic Compatibility)是指設(shè)備或系統(tǒng)在其電磁環(huán)境中符合要求運(yùn)行并不對(duì)其環(huán)境中的任何設(shè)備產(chǎn)生無(wú)法忍受的電磁騷擾的能力。因此，EMC包括兩個(gè)方面的要求：

一方面是指設(shè)備在正常運(yùn)行過(guò)程中對(duì)所在環(huán)境產(chǎn)生的電磁騷擾(Electromagnetic Disturbance)不能超過(guò)一定的限值;

另一方面是指設(shè)備對(duì)所在環(huán)境中存在的電磁騷擾具有一定程度的抗擾度，即電磁敏感性(Electromagnetic Susceptibility，即EMS)。

1 EMC設(shè)計(jì)與EMC測(cè)試的聯(lián)系

輻射度抗干擾度測(cè)試實(shí)質(zhì)：共模干擾的測(cè)試

電源線浪涌測(cè)試有線-線(差模)和線-地(共模)兩種注入方式，由于差模電流總是按照預(yù)期的路徑返回源頭，其定位于防護(hù)相對(duì)比較容易，而共模電流卻由于總是留經(jīng)無(wú)法預(yù)期的路徑從而使得定位和處理也相對(duì)困難，因此，電源線浪涌測(cè)試實(shí)質(zhì)就是共模干擾。

從產(chǎn)品的EMC測(cè)試原理分析，主要影響產(chǎn)品EMC測(cè)試結(jié)果的為共模干擾，因此，產(chǎn)品的EMC問(wèn)題主要與共模干擾有關(guān)，對(duì)于產(chǎn)品EMC設(shè)計(jì)來(lái)說(shuō)，重點(diǎn)關(guān)注的也是共模問(wèn)題。

2 EMC設(shè)計(jì)方法和思路

差模電流傳送有用信號(hào)，其在信號(hào)路徑和返回路徑中均存在，兩條線上的電流大小相等，方向相反

共模電流不包含有用信息，共模電流存在于信號(hào)路徑、返回路徑與地之間，兩條導(dǎo)線上的電流大小相等，方向相同。

從水流與電流的共性與聯(lián)系，我們可以受到啟發(fā)，即共模電流在于“疏”，這就是產(chǎn)品EMC設(shè)計(jì)的核心思想。

電流始終沿著一條或幾條閉合環(huán)路流動(dòng)，使用共模電流和疏導(dǎo)的設(shè)計(jì)方法和思路，有利于我們控制電流按照為系統(tǒng)正確運(yùn)行所希望的環(huán)路流動(dòng)。

即在EMC設(shè)計(jì)時(shí)， 我們就需要屏通過(guò)蔽濾波、接地等設(shè)計(jì)手段或方法引導(dǎo)共模電流流向，控制共模電流流動(dòng)的路徑，避免共模電流流經(jīng)不可預(yù)期的路徑。

疏導(dǎo)共模電流降低EMI風(fēng)險(xiǎn)

從圖可以看出，產(chǎn)品單板強(qiáng)干擾源產(chǎn)生的共模電流，首先經(jīng)過(guò)IC濾波后和I/0濾波電路后，只有剩余很小的一部分共模 電流將沿著I/0電纜逃逸出機(jī)箱，因此，對(duì)外的風(fēng)險(xiǎn)也將大大減小。

疏導(dǎo)共模電流提高EMS能力

從圖可以看出，抗擾度試驗(yàn)注入的電磁干擾，經(jīng)過(guò)I/0接口的防雷、濾波電路及IC等器件的外圍，最終真正流過(guò)單板或流入敏感電路的干擾能量基本可以忽略，因此，旁路即疏導(dǎo)共模電流也就有效的保護(hù)了單板上的敏感電路，從而提高了產(chǎn)品的抗干擾性能。

3 PCB架構(gòu)和EMC規(guī)劃與設(shè)計(jì)

產(chǎn)品架構(gòu)EMC規(guī)劃與設(shè)計(jì)首要思路就是本文提煉的“電流”與“環(huán)路、“共?！迸c“疏導(dǎo)”的核心設(shè)計(jì)

電流需要流經(jīng)一個(gè)完整的環(huán)路，回流流經(jīng)哪條路徑，取決于各條路徑的共模阻抗。通過(guò)產(chǎn)品的機(jī)械架構(gòu)EMC規(guī)劃與設(shè)計(jì)，將共模電流“疏導(dǎo)”和“旁路”，引導(dǎo)共模電流以規(guī)劃和設(shè)計(jì)的路徑返回源頭，避免或減少流經(jīng)非預(yù)期的路徑而導(dǎo)致EMC問(wèn)題。

1.系統(tǒng)接地點(diǎn)靠近I/O接口干擾共模電流流向

當(dāng)系統(tǒng)接地點(diǎn)靠近I/O接口時(shí)，一部分將 通過(guò)I/O線纜對(duì)地的分布電容到達(dá)參考接地平板，然后經(jīng)過(guò)系統(tǒng)的地線返回源頭，但是此時(shí)由于系統(tǒng)接地點(diǎn)靠近I/O接口，此時(shí)與系統(tǒng)接地點(diǎn)遠(yuǎn)離I/0接口時(shí)相比，形成的共模環(huán)路將大大減小，因此，對(duì)外產(chǎn)生的電磁干擾也將隨之減小。

2.系統(tǒng)接地點(diǎn)遠(yuǎn)高I/O接口抗擾共模電流流向

當(dāng)統(tǒng)接地點(diǎn)遠(yuǎn)離1/O接口時(shí)外部料合或注入的共模干擾電流，一部分將流經(jīng)整塊單板后并從信號(hào)接口另一側(cè)靠近系統(tǒng)接地點(diǎn)的位置流入?yún)⒖冀拥仄桨搴蠓祷卦搭^，此時(shí)共模電流將流經(jīng)整塊單板及其敏感電路區(qū)域，因此，將造成產(chǎn)品抗擾度降低。

4 層疊EMC規(guī)劃設(shè)計(jì)

回返電流：

電流是產(chǎn)生電磁干擾的根本原因，根據(jù)基爾霍夫電壓定律和安培定律，電流永遠(yuǎn)需要一個(gè)完整的環(huán)路， 所有電流都要經(jīng)完整的環(huán)路以回到其源頭。

信號(hào)的傳輸路徑是由兩條相反的路徑構(gòu)成，一條 是驅(qū)動(dòng)路徑，由驅(qū)動(dòng)端指向接收端，一條是返回路徑，由接收端指向發(fā)送端，即任何電路既有信號(hào)路徑又有回流路徑。

磁通對(duì)消原理:根據(jù)麥克斯韋方程，磁通總是在傳輸線中傳播的，如果射頻回流路徑平行靠近其相應(yīng)的信號(hào)路徑，則回流路徑上的磁通(順時(shí)針場(chǎng))與信號(hào)路徑上的磁通(逆時(shí)針場(chǎng))是方向相反的，那么順時(shí)針場(chǎng)和逆時(shí)針場(chǎng)相互疊加，則得到了通量對(duì)消的效果。

為消除PCB中的射頻能量，在PCB設(shè)計(jì)中必須采用通量對(duì)消或通量最小化技術(shù)。PCB層疊EMC規(guī)劃與設(shè)計(jì)的思路就是合理規(guī)劃信號(hào)回流路徑，使得磁通對(duì)消。

參考平面：

參考平面為射頻電流提供一個(gè)返回源頭的低阻抗的路徑(通量對(duì)消或通量最小化)。

電源平面、地平面均能用作參考平面，電源平面作為參考平面時(shí)有較高的阻抗，而地平面作為基準(zhǔn)參考電平，阻抗相對(duì)較低，其回流效果遠(yuǎn)遠(yuǎn)優(yōu)于電源平面，因而，在選擇參考平面時(shí)，應(yīng)優(yōu)選地平面。

采用電源層和地層作為參考平面時(shí):

(1)電源平面的阻抗比地平面阻抗高:

(2)為降低電源平面阻抗，盡量將PCB的主電源平面與其對(duì)應(yīng)的地平面相鄰布置并且盡量靠近，以增大耦合電容，降低電源平面的阻抗;

(3)電源平面與地平面構(gòu)成的板間電容與板上其它去耦電容結(jié)合，既可降低電源層的阻抗，又能有效的增加去耦帶寬。

信號(hào)回流路徑

當(dāng)使用電源平面，地平面做為參考平面時(shí)，微帶線因?yàn)樾盘?hào)布線與參考平面之間緊密耦合的緣故，回返電流會(huì)在參考平面上布線的直接正下方(或正上)流動(dòng)。

對(duì)稱帶狀線回返電流平均使用上下兩個(gè)平面。非對(duì)稱帶狀線常見于多層板，大部分的回返電流流經(jīng)靠其最近的參考平面。

此處以常用四層板為例

由于信號(hào)層與回流參考平面相鄰，S1緊鄰地平面，有最佳的通量抵消效果，S2緊鄰電源平面，因?yàn)殡娫雌矫嬗捎谠S多器件開關(guān)狀態(tài)的非對(duì)稱性而產(chǎn)生通量相移，因此S2的通量抵消效果較S1效果要差。

電源平面和GND平面相鄰，平面間距離很小，有最佳的磁通抵消效果和低的電源平面阻抗。

20H原則:當(dāng)使用高速系統(tǒng)或高速時(shí)鐘時(shí)，要求所有的電源平面要比與其相鄰的地平面縮進(jìn)20H (H

為電源層到地層的距離)，即20H原則。

布線換層三種情況:

(1)布線參考平面不變

※此種情況下回返電流將在同一參考平面層流動(dòng)，不需要加任何處理措施。

(2)布線參考平面從一個(gè)地層換到另一個(gè)地層

此種情況下回返電流在兩個(gè)地平面上流動(dòng)，則必須在布線換層的過(guò)孔附近設(shè)置一個(gè)地過(guò)孔連接兩個(gè)地層。

(3)布線參考平面從地層(電源層)換到電源層(地層)

此種情況下回返電流分別在電源平面和地平面流動(dòng)，則必須在布線換層的過(guò)孔附近設(shè)置去耦合電容將地層(電源層)與電源層(地層)連接起來(lái)。

5 布局EMC規(guī)劃與設(shè)計(jì)

PCB是電磁干擾的來(lái)源，源頭就是PCB的關(guān)鍵電路。PCB布局設(shè)計(jì)，就是重點(diǎn)考慮對(duì)各個(gè)模塊電路以及關(guān)鍵電路如強(qiáng)干擾源、敏感源、濾波電路等等布局，將共模電流從空間上進(jìn)行必要的隔離，控制在設(shè)計(jì)的范圍之內(nèi)，這就是PCB布局的核心思想。

首先進(jìn)行模塊劃分：

A.依據(jù)功能進(jìn)行劃分， 如時(shí)鐘電路、放大電路、驅(qū)動(dòng)電路、A/D與D/A轉(zhuǎn)換電路、I/O電路、開關(guān)電源、濾波電路等

B.依據(jù)工作頻率進(jìn)行劃分， 如高頻、中頻和低頻電路;

當(dāng)需要在電路板上布置快速、中速和低速邏輯電路時(shí)，高速的器件(快邏輯、時(shí)鐘振蕩器等)應(yīng)安放在緊靠邊緣連接器范圍內(nèi)，而低速邏輯和存儲(chǔ)器，應(yīng)安放在遠(yuǎn)離連接器范圍內(nèi)。

C.依據(jù)信號(hào)類型進(jìn)行劃分， 如數(shù)字電路和模擬電路

對(duì)于數(shù)模轉(zhuǎn)換A/D和D/A電路，應(yīng)該布放在數(shù)字電路和模擬電路的交界處，器件布放的方向應(yīng)以信號(hào)的流向?yàn)榍疤崾剐盘?hào)引線最短，并使得模擬部分的管腳位于模擬地上方，數(shù)字部分的管腳位于數(shù)字地上方。

其次是PCB關(guān)鍵電路/器件的擺放位置

強(qiáng)干擾器件

時(shí)鐘電路(包括晶體、晶振、時(shí)鐘驅(qū)動(dòng))、開關(guān)電源、高速總線(如低位地址總線A0、A1、A2)、感性器件如繼電器等，此類器件和電路有很強(qiáng)的干擾，布局時(shí)布置在單板中央，另外周邊也需要布置濾波電路防止干擾擴(kuò)散。

敏感器件

復(fù)位芯片、看門狗電路、低壓放大器、模擬芯片、鎖相環(huán)、小弱信號(hào)、IRQXINHAO 等，此類器件很容易受外界干擾，布局時(shí)布置在單板中央，另外周邊也需要布置濾波電路防止干擾影響敏感器件。

I/O濾波器件

典型如光耦、隔離變壓器等信號(hào)隔離器件以及RC、LC、 ∩等接口濾波器件，通常布置在I/O接口，布局時(shí)需要防止濾波失效，包括濾波器件布局及濾波器件周邊強(qiáng)干擾或敏感器件導(dǎo)致濾波失效。

濾波電路布局:

去耦電容要盡量年近IC的電源管

電源濾波要盡量靠近電源輸入或電源輸出端口或器件電源管腳;

局部功能模塊的濾波要靠近模塊的入口;

對(duì)外接口的濾波(如磁珠)要盡量靠近連接器等。

6 布線EMC規(guī)劃與設(shè)計(jì)

布線層的選擇:

公優(yōu)先考慮在內(nèi)層布線

優(yōu)先考慮無(wú)相鄰布線層，或雖有相鄰布線層，但相鄰布線層垂直走線或?qū)?yīng)布線區(qū)域下無(wú)走線

內(nèi)層布線優(yōu)先級(jí)別， LG-G>LG-P>LP-P，其中，LG-G 、LP-P分別表示兩個(gè)地層、電源層之間的信號(hào)層，LG-P表示地層和電源層之間的信號(hào)層

關(guān)鍵信號(hào)線的布線層應(yīng)有相鄰的參考地層，并確保關(guān)鍵走線未跨分割區(qū)

參考平面展分割形式:

電源與地平面分割

當(dāng)PCB上存在多種不同的電源或地的時(shí)候，通常不可能為每一 種電源或地網(wǎng)絡(luò)分配一個(gè)完整的平面， 常用的做法是在一個(gè)或多個(gè)平面上進(jìn)行電源或地分割。同平面上的不同分割區(qū)之間就形成了開槽。

密集過(guò)孔形成分割

密集通孔包括焊盤和過(guò)孔。通孔穿過(guò)地層或電源層而與之沒(méi)有電氣連接時(shí)，需要在通孔周圍留一些空間(即隔離環(huán))以便進(jìn)行電氣隔離:當(dāng)通孔之間的距離太近時(shí)，隔離環(huán)就會(huì)重疊并相互連成-體，形成分割。

跨分割布線會(huì)造成如下的問(wèn)題:

(1)回流路徑中斷或增大電流環(huán)路面積，增大了環(huán)路電感，影響信號(hào)質(zhì)量;

(2)增加向空間的輻射干擾，同時(shí)易受空間電磁場(chǎng)的影響;

(3)增加與板上其它電路發(fā)生電磁場(chǎng)耦合的可能性;

(4)環(huán)路電感上的高頻壓降形成共模干擾源，并通過(guò)I/0電纜產(chǎn)生共模干擾。

如何減少平面層分割?

(1)對(duì)于IC核電源或單板用到較少的電源，避免在電源平面分割，可采用信號(hào)層布線或信號(hào)層覆銅減少電源平面分割;

(2)數(shù)字地與模擬地分割時(shí)需要進(jìn)行評(píng)估，不要進(jìn)行無(wú)意義的分割;

(3)數(shù)據(jù)總線、地址總線、控制總線換層時(shí)，避免過(guò)孔挨得太近且形成直線，以免在平面層形成分割;

(4)單板不要密集打接地過(guò)孔，避免在電源平面層形成分割;

(5)高密度接插件在引腳布置時(shí)均勻的安排地網(wǎng)絡(luò)，保證電源/地平面的連續(xù)性，避免形成分割。