電路功能與優(yōu)勢

低壓差分信號（LVDS）是低功耗、高速、點對點通信的既定 標準（TIA/EIA-644）。它用于在儀器儀表和控制應(yīng)用中通過 背板或短電纜鏈路傳輸大量數(shù)據(jù)，或分配高速時鐘至應(yīng)用 電路的不同部分。

圖1所示電路表示LVDS接口的隔離。隔離LVDS接口的好處 有：保護器件免受故障影響（安全隔離），以及增加魯棒性 （功能隔離）。

ADuM3442為 ADN4663 LVDS驅(qū)動器的邏輯輸入以及 ADN4664LVDS驅(qū)動器的邏輯輸出提供數(shù)字隔離。除了使用ADuM5000提供隔離式電源，在工業(yè)和儀器儀表應(yīng)用中隔 離LVDS鏈路還面臨著許多挑戰(zhàn)，包括：

邏輯信號與LVDS驅(qū)動器/接收器隔離、確保電路總線端 的標準LVDS通信。

高度集成的隔離僅使用兩個額外的寬體SOIC器件 ADuM3442 和 ADuM5000）來隔離標準LVDS器件 ADN4663 和ADN4664）。

與傳統(tǒng)隔離（光耦合器）相比功耗更低。LVDS應(yīng)用的特性 之一是低功耗工作。

多通道隔離。LVDS應(yīng)用中，使用并行通道以盡量增大 數(shù)據(jù)吞吐量。本電路演示4通道隔離（本實例中采用兩條 發(fā)射通道和兩條接收通道）。

工作速度高；最高工作速度達150 Mbps，輕松滿足基本 LVDS的速度要求。

圖1所示電路隔離了一個雙通道LVDS線路驅(qū)動器和一個雙 通道LVDS接收器。它可在單電路板上實現(xiàn)兩條完整的發(fā) 射和接收路徑。

圖1. 隔離式LVDS接口電路（原理示意圖，未顯示所有連接）

電路描述

隔離式LVDS的應(yīng)用包括安全隔離和/或電路板間、背板和 印刷電路板（PCB）通信鏈路的功能隔離。例如當LVDS背板 系統(tǒng)的一個或多個插卡有遭受高電壓瞬變的風(fēng)險時，便可 使用安全隔離。隔離LVDS接口可確保這類故障條件不影 響系統(tǒng)中的其他電路。某些情況下使用功能隔離很有效， 例如測量設(shè)備。若在ADC和FPGA之間隔離LVDS鏈路，則 可提供浮動的接地層，提升測量數(shù)據(jù)的完整性，并降低來 自應(yīng)用的其他部分的干擾。

圖2表示隔離式LVDS接口電路，它隔離兩個發(fā)射通信通道 （CMOS/TTL至LVDS）和兩個接收通道（ LVDS至 CMOS/TTL）。隔離信號的數(shù)據(jù)速率最高可達150Mbps，此 速率下還可保持 ADuM3442 的最大脈沖寬度失真規(guī)范。

圖2. 隔離式LVDS接口電路

邏輯電平可施加于IN1和IN2，并且被 ADuM3442隔離。 ADuM3442對應(yīng)的輸出（DIN1和DIN2測試引腳）連接至ADN4663 LVDS驅(qū)動器，以便在DOUT1+、DOUT1?和 DOUT2+、DOUT2?上建立LVDS信號。

ADN4664 LVDS接收器可在RIN1+、RIN1?和RIN2+、RIN2? 上接收LVDS信號。接收器輸出（ROUT1、ROUT2測試引 腳）連接至 ADuM3442，以便隔離信號。ADuM3442對應(yīng)的 邏輯輸出為OUT1和OUT2。

電路通過連接VDD1從邏輯端供電。電源可以是3.3 V或5 V， 為ADuM3442（電路信號隔離）的邏輯端供電或為ADuM5000 供電，ADuM5000則為電路總線端提供隔離式電源。

ADuM5000 ADuM5000的輸出VISO可為LVDS驅(qū)動器（ ADN4663） 和LVDS 接收器（ ADN4664） 以及 ADuM3442的總線端提供3.3 V電源。

采用了 AN-0971 應(yīng)用筆記“isoPower器件的輻射控制建議”指 南中的描述進行電路布局。此外，該布局針對高速差分信 號優(yōu)化。LVDS輸入/輸出走線長度匹配，并具有50Ω的對地 阻抗（差分對之間的阻抗為100Ω）。每對測試點與驅(qū)動器/接 收器同樣距離匹配。多個接地過孔排列在走線旁邊以增加 高速工作時的信號完整性。

LVDS的輸入RIN1+、RIN1?和RIN2+、RIN2?連接100Ω的 端電阻（R1、R2）。將任意連接到DOUT1+、DOUT1?和 DOUT2+、DOUT1?的總線接收端進行端接。

電源和接地通過螺旋電纜連接器互相連接（VDD1和 GND1）。邏輯輸入（IN1、IN2）/輸出（OUT1、OUT2）通過4 個SMB連接器互相連接?？偩€信號通過8個SMB連接器以相 似的方式連接。它們通過走線以對地50Ω的阻抗連接LVDS 驅(qū)動器（ADN4663） 和接收器（ ADN4664） 。