SN65LVDS93 LVDS serdes（串行器/解串器）發(fā)送器包含4個7位并行負(fù)載串行移位寄存器，7×?xí)r鐘合成器和5個單個集成電路中的低壓差分信號（LVDS）驅(qū)動器。這些功能允許28位單端LVTTL數(shù)據(jù)通過5對平衡線導(dǎo)體同步傳輸，以便由兼容接收器（如SN65LVDS94）接收。

發(fā)送時，數(shù)據(jù)位D0至D27各自在輸入時鐘信號（CLKIN）的邊沿加載到寄存器中?？赏ㄟ^時鐘選擇（CLKSEL）引腳選擇時鐘的上升沿或下降沿。 CLKIN的頻率乘以七次，然后用于在7位片中串行卸載數(shù)據(jù)寄存器。然后將四個串行流和一個鎖相時鐘（CLKOUT）輸出到LVDS輸出驅(qū)動器。 CLKOUT的頻率與輸入時鐘CLKIN相同。

SN65LVDS93無需外部元件，幾乎不需要控制。數(shù)據(jù)總線在發(fā)送器的輸入端和接收器的輸出端看起來相同，數(shù)據(jù)傳輸對用戶是透明的。唯一的用戶干預(yù)是通過向CLKSEL輸入高電平或使用低電平輸入下降沿以及可能使用關(guān)閉/清除來選擇時鐘上升沿（ SHTDN ）。 SHTDN 是一個低電平有效輸入，用于禁止時鐘并關(guān)閉LVDS輸出驅(qū)動器以降低功耗。該信號的低電平將所有內(nèi)部寄存器清零為低電平。

SN65LVDS93的特點是在-40°C至85°C的環(huán)境空氣溫度下工作。