完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
TSB41BA3B-EP提供在基于電纜的IEEE 1394網(wǎng)絡(luò)中實(shí)現(xiàn)三端口節(jié)點(diǎn)所需的數(shù)字和模擬收發(fā)器功能。每個電纜端口都包含兩個差分線路收發(fā)器。收發(fā)器包括監(jiān)視線路狀況的電路,用于確定連接狀態(tài),初始化和仲裁以及分組接收和傳輸。 TSB41BA3B-EP與鏈路層控制器(LLC)接口,例如TSB82AA2,TSB12LV21,TSB12LV26,TSB12LV32,TSB42AA4,TSB42AB4,TSB12LV01B或TSB12LV01C。它還可以通過電纜端口連接到集成的1394 Link + PHY層,例如TSB43AB2。
TSB41BA3B-EP采用3.3 V單電源供電。核心電壓由內(nèi)部穩(wěn)壓器提供給PLLVDD-CORE和DVDD-CORE端子。為保護(hù)鎖相環(huán)(PLL)免受噪聲影響,PLLVDD-CORE端子必須與DVDD-CORE端子分開去耦。 PLLVDD-CORE端子通過1μF和更小的去耦電容去耦,DVDD-CORE端子分別用1μF和更小的去耦電容去耦。 DVDD-CORE和PLLVDD-CORE之間的分離必須通過單獨(dú)的電源軌或平面實(shí)現(xiàn)。
TSB41BA3B-EP可由雙電源供電,為I /O提供3.3 V電源和核心電壓供應(yīng)。 PLLVDD-CORE和DVDD-CORE端子的核心電壓必須滿足本數(shù)據(jù)手冊推薦工作條件部分的要求。 PLLVDD-CORE端子必須與DVDD-CORE端子分開,PLLVDD-CORE端子用1μF和更小的去耦電容去耦,DVDD-CORE端子用1μF和更小的去耦電容分別去耦。 DVDD-CORE和PLLVDD-CORE之間的分離可以通過單獨(dú)的電源軌或單個電源軌實(shí)現(xiàn),其中DVDD-CORE和PLLVDD-CORE由濾波器網(wǎng)絡(luò)隔開,以保護(hù)PLLVDD-CORE的噪聲電源。
TSB41BA3B-EP需要外部49.152 MHz晶振來產(chǎn)生參考時鐘。外部時鐘驅(qū)動內(nèi)部鎖相環(huán)(PLL),產(chǎn)生所需的參考信號。該參考信號提供控制出站編碼信息的傳輸?shù)臅r鐘信號。 PHY將49.152MHz的時鐘信號提供給相關(guān)的LLC以實(shí)現(xiàn)兩個設(shè)備的同步,并且當(dāng)操作符合IEEE 1394a-2000標(biāo)準(zhǔn)的PHY鏈路接口時,用于重新同步接收的數(shù)據(jù)。當(dāng)PHY操作符合IEEE 1394b-2002標(biāo)準(zhǔn)的PHY鏈路接口時,PHY將98.304-MHz時鐘信號提供給相關(guān)的LLC,以實(shí)現(xiàn)兩個設(shè)備的同步。斷電(PD)功能通過將PD端子置為高電平來使能時,將停止PLL的操作。
符合JEDEC和行業(yè)標(biāo)準(zhǔn)的組件認(rèn)證,確保在擴(kuò)展溫度范圍內(nèi)可靠運(yùn)行。這包括但不限于高加速應(yīng)力測試(HAST)或偏壓85/85,溫度循環(huán),高壓釜或無偏HAST,電遷移,鍵合金屬間壽命和模塑化合物壽命。此類鑒定測試不應(yīng)被視為超出特定性能和環(huán)境限制使用此組件的合理性。
實(shí)施Apple Computer,Incorporated和SGS Thompson,Limited的一項(xiàng)或多項(xiàng)專利所涵蓋的技術(shù)。
i.LINK是Sony Kabushiki Kaisha TA Sony Corporation的商標(biāo)。
FireWire是Apple Computer,Inc。的商標(biāo).PowerPAD是Texas Instruments的商標(biāo)。