隨著石油天然氣勘探開發(fā)工作的不斷發(fā)展，我們所面臨的勘探對象和開發(fā)環(huán)境也越來越復雜、越來越困難。地震方法面臨著復雜構(gòu)造油氣藏、巖性油氣藏和裂縫油氣藏勘探及尋找“剩余油”的艱巨而復雜的任務。因此需要不斷地開展適應于上述復雜介質(zhì)情況下的地震波理論研究和地震物理模型實驗研究，并將地震波理論研究與實驗研究兩者緊密結(jié)合起來。

地震物理模擬技術正是在這種背景下發(fā)展起來。所謂地震勘探物理模擬技術，就是根據(jù)地震勘探現(xiàn)場采集數(shù)據(jù)，用一定的材料，按一定的比例，制造出與實際地質(zhì)構(gòu)造在形態(tài)、結(jié)構(gòu)和物性等方面的主要特征相當?shù)奈锢砟Ｐ?，并對此物理模型模擬野外地震勘探工作，進行各種方式的數(shù)據(jù)采集，再對采集資料進行處理，用以研究地震波在地質(zhì)體內(nèi)的波場特征、地震勘探的野外工作方法、處理方法和資料解釋等理論和實際問題。

1 系統(tǒng)結(jié)構(gòu)和工作原理

整個系統(tǒng)主要由模型、激發(fā)源和接收器，驅(qū)動定位系統(tǒng)，數(shù)據(jù)采集系統(tǒng)構(gòu)成。其中定位系統(tǒng)的硬件設備，包括運動控制驅(qū)動控制電路板，伺服電機驅(qū)動系統(tǒng)，光柵反饋系統(tǒng)。實現(xiàn)位置脈沖的發(fā)送，系統(tǒng)精確定位。采集硬件設備----采用HP公司高精度高速AD器件，通過USB2.0接口實現(xiàn)對硬件設備的初始化以及采集數(shù)據(jù)的傳輸和存儲。

首先，根據(jù)地震物理模型，在上位PC機上建立模擬采集觀測系統(tǒng)，然后，根據(jù)觀測系統(tǒng)事先設計好的步驟，驅(qū)動定位系統(tǒng)移動，達到要求的位置后，觸發(fā)同步信號，一路使能激發(fā)源發(fā)送模擬野外震源的地震波，同時，另一路觸發(fā)接收器接收地震信號，經(jīng)過AD芯片采集轉(zhuǎn)換，轉(zhuǎn)變?yōu)?a target="_blank">數(shù)字信號，通過USB2.0接口芯片，控制傳輸?shù)缴衔挥嬎銠C。

2 地震物理模擬系統(tǒng)設計技術特色

2．1定位系統(tǒng)采用全閉環(huán)控制模式

上位機發(fā)送驅(qū)動脈沖，通過伺服電機驅(qū)動器和伺服電機驅(qū)動整個機械系統(tǒng)移動，由于伺服電機驅(qū)動器和伺服電機本身采用編碼器反饋結(jié)構(gòu)，可以保證整個伺服系統(tǒng)發(fā)送驅(qū)動脈沖的絕對準確，從而保證電機本身運行轉(zhuǎn)數(shù)的準確。但由于機械系統(tǒng)本身機械誤差的存在，例如齒輪間隙，絲杠、導軌表面不平等系統(tǒng)誤差，因此，采用光柵線位移傳感器構(gòu)成全閉環(huán)系統(tǒng)，光柵實時反饋機械系統(tǒng)的實際位置，保證機械系統(tǒng)定位精度的絕對準確。同步信號的觸發(fā)就是通過讀取光柵反饋的脈沖數(shù)產(chǎn)生的。（系統(tǒng)結(jié)構(gòu)如圖1所示）

2．2 應用FPGA（可編程器件）實現(xiàn)與光柵接口電路

光柵線位移傳感器能夠?qū)C械系統(tǒng)移動的長度以脈沖串的形式反饋輸出，輸出信號為兩路TTL電平的脈沖，相互位相差為90度。反饋差分脈沖包含著定位系統(tǒng)移動長度的精確信息，但同時，由于系統(tǒng)有伺服電機及電源驅(qū)動器和大功率變壓器等強電設備，電磁噪聲干擾存在，有必要對光柵返回的脈沖進行技術處理，處理部分電路在FPGA（可編程芯片）內(nèi)部實現(xiàn)。

FPGA芯片選用Altera公司的FLEX10K系列EPF10K20芯片，該芯片集成可用邏輯門數(shù)為兩萬門，外部結(jié)構(gòu)為240腳表帖芯片。設計中可采用VHDL語言描述和原理圖描述兩種模式。在可編程器件中實現(xiàn)的電路功能模塊有：噪聲處理電路、四倍頻電路、同步信號觸發(fā)電路和計數(shù)、鎖存電路。

其中，噪聲處理電路原理是：一般干擾信號為窄脈沖隨機信號，而對光柵返回的脈沖信號，由定位系統(tǒng)移動的最高速度可以計算出反饋脈沖的最小寬度大于等于10us。因此，噪聲處理部分，是根據(jù)返回長度脈沖串和隨機干擾脈沖的脈寬差異，進行的去噪處理。

原理圖如圖2所示。由計數(shù)器1，2和比較器組成。其中計數(shù)器1為脈沖寬度計數(shù)器，CLK-EN接輸入脈沖信號，脈沖信號的上升沿觸發(fā)計數(shù)器計數(shù)，下降沿停止計數(shù)器，計數(shù)器的時鐘信號由片外晶振片提供，頻率為20MHZ，脈沖寬度為0.05us。對于驅(qū)動脈沖，脈寬大于10us，計數(shù)器值大于200，而一般干擾脈沖的脈寬遠小于10us，計數(shù)器記錄的數(shù)值小于200。比較器設置為dataa［］大于等于datab［］數(shù)值時，輸出脈沖信號，datab［］比較初值為200，比較端dataa同計數(shù)器1的計數(shù)輸出端相連，脈寬大于設置初值的脈沖觸發(fā)比較器輸出脈沖，被確認為驅(qū)動脈沖，送入下一級計數(shù)器計數(shù)，小于設置初值的脈沖，不能觸發(fā)比較器，不參與返回脈沖計數(shù)，從而，避免隨機干擾信號，保證返回脈沖的準確。

光柵反饋采用相差90度的差分脈沖，有利于提高反饋系統(tǒng)的抗干擾能力，但在接口電路中，為達到光柵實際檢測的精度，需要將返回的差分脈沖四倍頻處理，即將脈沖量化為原來的四分之一。同時，根據(jù)兩個脈沖的相位差，判別機械系統(tǒng)移動方向。

同步觸發(fā)信號用來使能激發(fā)源發(fā)送模擬地震波的超聲信號，同時，啟動A/D轉(zhuǎn)換器開始數(shù)據(jù)采集，在機械系統(tǒng)高速移動中產(chǎn)生準確、穩(wěn)定的同步觸發(fā)信號是技術的關鍵。同步信號的觸發(fā)是根據(jù)比較計數(shù)光柵反饋的脈沖數(shù)完成。由計數(shù)器、比較器和數(shù)據(jù)鎖存器組成的電路產(chǎn)生。其中，數(shù)據(jù)鎖存器用來設置比較器比較初值，由上位機根據(jù)道間距長度來設置。計數(shù)器實時記錄經(jīng)過處理后的光柵反饋脈沖數(shù)，計數(shù)器輸出端與比較器比較端相連，計數(shù)器由輸出的同步信號清零。當比較器兩輸入端口數(shù)據(jù)相等時，比較器輸出端口發(fā)送同步觸發(fā)信號Trigger，同時，同步觸發(fā)信號對計數(shù)器清零，重新計數(shù)，比較，觸發(fā)。

2.3 基于USB2.0接口的數(shù)據(jù)采集系統(tǒng)設計技術

2.3.1硬件設計

設計開發(fā)中選用Cypress公司的EZ-USB FX2系列芯片Cy7C68013實現(xiàn)USB2.0通訊技術，完成對采集數(shù)據(jù)的高速度傳輸。這種芯片是帶智能USB接口的單片機，它將USB2.0通訊接口協(xié)議、可編程外設接口整合到單片機集成電路中。集成的USB收發(fā)模塊與USB總線的D+和D-引腳相連。功能強大的串行接口引擎（SIE）以硬件的方式實現(xiàn)USB通訊接口協(xié)議、進行串行數(shù)據(jù)譯碼和錯誤更正，以及其它USB所要求的信號級操作等，最后發(fā)送數(shù)據(jù)字節(jié)到USB端口或從USB端口接收數(shù)據(jù)。它實現(xiàn)的數(shù)據(jù)傳輸速度有兩種：全速---12Mbps，高速----480Mbps。

本文采用從機模式，F(xiàn)X2的CPU僅僅用來初始化參與USB傳輸?shù)母鞴δ?a href="http://www.makelele.cn/tags/寄存器/" target="_blank">寄存器。由FPGA芯片作為控制主體，通過判斷FX2片內(nèi)FIFO數(shù)據(jù)的存儲狀態(tài)，控制產(chǎn)生讀寫控制時序信號，完成外部數(shù)據(jù)存儲芯片SRAM與USB芯片內(nèi)部FIFO之間的數(shù)據(jù)傳輸。硬件原理框圖如圖3所示。

FPGA控制FX2數(shù)據(jù)傳輸?shù)膬?nèi)部邏輯框圖如下：

Slave FIFO通道設定，在FPGA內(nèi)部選擇實現(xiàn)數(shù)據(jù)傳輸?shù)腇X2內(nèi)部FIFO通道。FPGA通過讀取由FX2送出的FIFO狀態(tài)字，判別FX2內(nèi)部FIFO數(shù)據(jù)是否為空，當確定FIFO數(shù)據(jù)為空時，開放IFCLK傳輸通道（IFCLK由FX2芯片內(nèi)部送出），在WR-EN外部寫信號有效時，觸發(fā)讀寫控制時序和產(chǎn)生SRAM的地址信號。其中，在IFCLK上升沿，觸發(fā)SRAM地址產(chǎn)生計數(shù)器，選通數(shù)據(jù)的存儲地址。在IFCLK的下降沿，觸發(fā)SRAM-RD讀信號有效，同時，觸發(fā)FX2的FIFO寫控制信號SLWR、SLOE有效，通過16位數(shù)據(jù)總線，將SRAM中數(shù)據(jù)送入USB芯片內(nèi)的FIFO存儲器中。用于時序控制的數(shù)據(jù)傳輸時鐘IFCLK最高工作頻率為48MHZ，可以通過對寄存器IFCONFIG的第七位配置，從FX2片內(nèi)送出。

2.3.2 USB芯片固件程序的配置

程序框架用于加速開發(fā)基于EZ-USB FX2系列芯片的外設，框架為FX2的初始化、處理標準USB設備請求及USB掛起時的電源處理，提供交互函數(shù)。程序框架提供的任務調(diào)度函數(shù)：

TD-Init（void）：該函數(shù)在框架初始化時被調(diào)用，用來初始化用戶的全局變量。

TD-Poll（void）：在設備工作期間被重復調(diào)用，實現(xiàn)USB傳送數(shù)據(jù)控制。它包括一個執(zhí)行外設功能的狀態(tài)機。

通過編寫固件程序，將Slave FIFO設置成AUTO_IN/AUTO_OUT模式，在這種模式下，CPU不介入數(shù)據(jù)傳輸過程的控制，整個數(shù)據(jù)交換由外設FPGA提供時序控制邏輯，從外部看，USB芯片僅僅是一個數(shù)據(jù)傳輸?shù)耐ǖ?，從而真正實現(xiàn)了USB的高速傳輸。

AUTO_IN/AUTO_OUT模式軟件配置在固件程序的TD-INIT（）內(nèi)，編寫流程：

1. 配置IFCONFIF［7：4］，定義接口時鐘是否為外設提供。

2. 置位IFCFG1：0=11，使得USB相應端口配置為從FIFO模式。

3. 復位FIFO個端口。

4. 置位EP*FIFOCFG-4=1，將對應的Slave FIFO設置成AUTO IN模式。

固件程序的TD-Poll（）函數(shù)，為數(shù)據(jù)傳輸?shù)目刂拼a段，由于采AUTO_IN/AUTO_OUT模式，外部 的FPGA提供控制邏輯，CPU不參與USB數(shù)據(jù)包傳輸?shù)目刂?，該函?shù)內(nèi)部不用編寫代碼。

3 結(jié)束語

本文系統(tǒng)設計是在原地震物理模擬系統(tǒng)基礎之上的改造升級項目，在系統(tǒng)控制上，主要通過采用FPGA技術和USB2.0技術實現(xiàn)。通過將近一年的運行證明，性能較原來系統(tǒng)有了大大改進。采集速度大幅度提高：以大港地震物理模擬采集為例。大港油田地震物理模型為三維模型，根據(jù)觀測系統(tǒng)設計，采集道數(shù)為一千萬道，每一道采樣點數(shù)為4096，每一個采樣數(shù)據(jù)為4個字節(jié)，整個采集數(shù)據(jù)量142G，按照原來定點采集模式計算，大約需要接近半年才能采集完成。在實驗室實際工作中，采用新設計的系統(tǒng)采集，機械系統(tǒng)移動速率10KHZ，道間距同樣為1.5mm，每隔1500脈沖觸發(fā)一次采集，每天采集10萬道，只用了30天就完成了模型的采集工作，采集速度大大提高。定位精度大大改進：通過在FPGA芯片內(nèi)部的硬件編程邏輯控制，實現(xiàn)對伺服電機驅(qū)動器的精確控制，實現(xiàn)發(fā)送脈沖的反饋控制，實現(xiàn)實際移動位置的實時反饋校正，使得定位系統(tǒng)定位的準確度得到提高，整個機械系統(tǒng)最小移動脈沖當量為1um，定位精度可以達到0.02mm，從而使得采集數(shù)據(jù)的質(zhì)量大大提高。2004年4月，系統(tǒng)順利通過了中國計量科學研究院長度處驗收。

責任編輯：gt