2 時(shí)鐘周期約束

時(shí)鐘周期約束是用于對時(shí)鐘周期的約束，屬于時(shí)序約束中最重要的約束之一。

本章主要講解目前主流開發(fā)環(huán)境Vivado中的時(shí)鐘約束命令。

a.create_clok

Vivado開發(fā)環(huán)境中使用create_clock創(chuàng)建時(shí)鐘周期約束，具體格式如下：

create_clock-name -period -waveform {}[get_ports]

上述所說的時(shí)鐘需是主時(shí)鐘，主時(shí)鐘有兩種情況：一種是時(shí)鐘由外部時(shí)鐘源提供，通過硬件引腳引入FPGA，該時(shí)鐘所對應(yīng)的時(shí)鐘為主時(shí)鐘；另一種是高速收發(fā)器GTP的時(shí)鐘引腳TXOUTCLK和RXOUTCLK，對于7系列FPGA，需要對GTP的兩個(gè)時(shí)鐘手動約束；對于UltraScale FPGA，只需對GTP的輸入時(shí)鐘約束即可，Vivado會自動對這兩個(gè)時(shí)鐘約束，Vivado軟件會自動設(shè)置約束。

可以采用借助Tcl腳本方式確定主時(shí)鐘是否為時(shí)鐘周期約束的關(guān)鍵。

方式一：運(yùn)行tcl指令report_clock_networks-name mainclock；

方式二：運(yùn)行tcl指令check_timing-override_defaults no_clock；

高速收發(fā)器的時(shí)鐘，可以通過以下方式進(jìn)行約束：

#?Define the clocks for the GTX blocks

create_clock -name gt0_txusrclk_i -period 12.8 [get_pinsmgtEngine/ROCKETIO_WRAPPER_TILE_i/gt0_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK]

create_clock -name gt2_txusrclk_i -period 12.8 [get_pinsmgtEngine/ROCKETIO_WRAPPER_TILE_i/gt2_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK]

create_clock -name gt4_txusrclk_i -period 12.8 [get_pinsmgtEngine/ROCKETIO_WRAPPER_TILE_i/gt4_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK]

create_clock -name gt6_txusrclk_i -period 12.8 [get_pinsmgtEngine/ROCKETIO_WRAPPER_TILE_i/gt6_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK]

當(dāng)FPGA系統(tǒng)中有多個(gè)主時(shí)鐘時(shí)，且這幾個(gè)主時(shí)鐘之間存在確定的相位關(guān)系時(shí)，需要用到-waveform參數(shù)。約束如下。

create_clock -name clk0-period 10.0 -waveform {0 5} [get_ports clk0]

create_clock -name clk1-period 8.0 -waveform {2 8} [get_ports clk1]

約束中的數(shù)字的單位默認(rèn)是ns，若不寫wavefrom參數(shù)，則默認(rèn)是占空比為50%且第一個(gè)上升沿出現(xiàn)在0時(shí)刻。使用report_clocks指令可以查看約束是否生效。