什么是阻焊，阻焊的目的是干什么
2023-08-28 07:45:03
10429 各位大師，小弟有個(gè)問題，開關(guān)電源上的3843芯片是干什么用的？
2014-09-10 16:42:34
我想用單片機(jī)配置altera 的CPLD epm240資料上寫的要用到 cpld MSEL1、MSEL0，NSTATUS等引腳 但是這三個(gè)引腳在cpld的哪個(gè)位子了？？
2011-11-09 21:25:51
有沒有哪位大俠搞過CPLD,我咨詢個(gè)問題，有個(gè)帶LCD彩色顯示的板子，基本電路情況是這樣的，由于當(dāng)初設(shè)計(jì)的局限性，使用的32位單片機(jī)引腳不夠用，沒有使用單片機(jī)直接和LCD相連接，而是把單片機(jī)
2016-12-23 18:51:28
CPLD實(shí)用設(shè)計(jì)50例CPLD實(shí)用設(shè)計(jì)50例CPLD實(shí)用設(shè)計(jì)50例CPLD實(shí)用設(shè)計(jì)50例CPLD實(shí)用設(shè)計(jì)50例
2012-08-10 18:55:22
CPLD是什么？CPLD在高速尋址中有哪些應(yīng)用？
2021-05-06 07:40:21
我想用 單片機(jī) 配置CPLD EMP240需要控制CPLD 的那幾個(gè)引腳?。?？
2011-11-10 08:01:35
時(shí)，我的cpld不起作用，cpld表現(xiàn)良好。任何人都可以告訴我問題可能是什么。還有其他人遇到過這個(gè)問題嗎？問候以上來自于谷歌翻譯以下為原文Hi, im using xilinx cpld
2019-06-03 10:22:25
cpld高手幫忙解答一下。感興趣的也可以提出點(diǎn)建議哈。網(wǎng)上一般是fpga與海德漢的編碼器接口通訊，但是fpga感覺有點(diǎn)浪費(fèi)了，想直接用cpld來實(shí)現(xiàn)。
2011-05-30 22:45:23
及編譯的操作流程，參考文檔《AG32下fpga和cpld的使用入門》
在工程中，用戶邏輯部分編寫是從analog_ip.v的接口下開始的。
mcu和cpld之間的交互，可以分為：
1. mcu傳遞信號(hào)給
2025-04-07 09:25:33
STARTER KIT CPLD
2023-03-22 19:56:58
KIT DESIGN CPLD W/BATT HOLDER
2023-03-22 19:56:58
KIT STARTER CPLD-JAPANESE
2023-03-22 19:56:57
KIT STARTER CPLD JAPANESE
2023-03-22 19:57:02
FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是：將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列
2019-07-01 07:36:55
可以很快進(jìn)入市場(chǎng)。許多設(shè)計(jì)人員已經(jīng)感受到CPLD容易使用、時(shí)序可預(yù)測(cè)和速度高等優(yōu)點(diǎn),然而,在過去由于受到CPLD密度的限制,他們只好轉(zhuǎn)向FPGA和ASIC。現(xiàn)在,設(shè)計(jì)人員可以體會(huì)到密度高達(dá)數(shù)十萬門
2012-10-26 08:10:36
FPGA與CPLD的區(qū)別
盡管很多人聽說過CPLD，但是關(guān)于CPLD與FPGA之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上卻有一些差異。簡(jiǎn)單
2011-09-27 09:49:48
FPGA與CPLD（特權(quán)同學(xué)版權(quán)所有）本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》（特權(quán)同學(xué)版權(quán)所有）配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt
2019-02-21 06:19:27
LABVIEW里面做吉利時(shí)的源表的程序時(shí)用node是干什么的？node in和node out是干什么的？
2017-12-11 21:08:33
RTCALRMbits.AMASK是干什么的？有人能解釋一下我的選擇嗎？
2020-04-30 09:59:52
` 誰知道ar識(shí)別圖是干什么的？`
2019-08-27 16:43:25
sim808可以干什么
2016-07-25 18:23:53
/置位，GCK =全局時(shí)鐘，CDRST =時(shí)鐘分頻復(fù)位等。我的問題是 - 1）我知道GSR，GCK，GTS引腳可以用作通用IO。但我想知道其他通用IO是否可以用作CPLD的時(shí)鐘輸入？或者是否存在一些限制
2019-04-12 06:09:36
什么是CPLD，怎么選擇？CPLD在雙軸位置檢測(cè)系統(tǒng)中的應(yīng)用設(shè)計(jì)
2021-04-30 06:24:23
伺服電機(jī)是用來干什么的？編碼器由哪些部分組成？工作原理是什么？
2021-09-28 07:20:50
單片機(jī)可以干什么？如何學(xué)習(xí)單片機(jī)？
2022-02-15 06:08:29
嗨， 我正在通過App。關(guān)于如何連接CRII CPLD中的LED的說明805。該說明提到CPLD可以在LED的情況下吸收電流，即。如果連接的引腳處于邏輯0，那么LED將發(fā)光，反之亦然。如果連接的引腳
2019-08-08 06:20:48
安路的CPLD可以支持在線升級(jí)不？
2023-08-11 06:06:11
安路的CPLD可以支持級(jí)聯(lián)不？
2023-08-11 08:45:57
我正在替換現(xiàn)有設(shè)計(jì)中的XC95144。我需要一個(gè)替代CPLD - 希望使用5V VCC或5V容限I / O.還想重用現(xiàn)有的項(xiàng)目數(shù)據(jù) - 需要在項(xiàng)目中查找源代碼。
2020-05-15 08:27:57
` 誰來闡述一下覆銅板是干什么的？`
2020-01-07 15:18:36
不懂cpld,看了看別人說的,像cpld可以擴(kuò)展io,做74系列時(shí)序什么的,做高速ad控制,電機(jī)控制可是現(xiàn)在有幾個(gè)問題1.代替74系列的成本會(huì)不會(huì)是個(gè)問題?2.比如做高速ad的話,用ic加單片機(jī)
2019-02-22 00:55:38
這些壞的板，能干什么，還可以改造嗎？
2015-11-19 22:53:00
《Altera FPGA/CPLD設(shè)計(jì)(高級(jí)篇)》結(jié)合作者多年工作經(jīng)驗(yàn)，深入地討論了Altera FPGA/CPLD的設(shè)計(jì)、優(yōu)化技巧。在討論FPGA/CPLD設(shè)計(jì)指導(dǎo)原則的基礎(chǔ)上，介紹了Altera器件的高級(jí)應(yīng)用；引領(lǐng)讀者
2009-02-12 09:19:12
4807 EPM570T144C5N - 芯片, CPLD, MAX II, 570單元, 144TQFP
2022-07-29 17:19:16
在單片機(jī)系統(tǒng)中使用CPLD，可使系統(tǒng)構(gòu)成靈活，提高可靠性，縮短開發(fā)周期。介紹在MCS-51 應(yīng)用系統(tǒng)中的CPLD 應(yīng)用設(shè)計(jì)實(shí)例， 詳細(xì)分析CPLD 的應(yīng)用和實(shí)現(xiàn)方法，提出設(shè)計(jì)中選用和使用CPLD
2009-05-14 13:49:4939 altera fpga/cpld設(shè)計(jì) 基礎(chǔ)篇結(jié)合作者多年工作經(jīng)驗(yàn)，系統(tǒng)地介紹了FPGA/CPLD的基本設(shè)計(jì)方法。在介紹FPGA/CPLD概念的基礎(chǔ)上，介紹了Altera主流FPGA/CPLD的結(jié)構(gòu)與特點(diǎn)，并通過豐富的實(shí)例講解
2009-07-10 17:35:4558 UART 是廣泛使用的串行數(shù)據(jù)通訊電路。本設(shè)計(jì)包含UART 發(fā)送器、接收器和波特率發(fā)生器。設(shè)計(jì)應(yīng)用EDA 技術(shù)，基于FPGA/CPLD 器件設(shè)計(jì)與實(shí)現(xiàn)UART。關(guān)鍵詞 ：FPGA/CPLD；UART；VHDLUART（即U
2009-09-29 08:01:2024 CPLD 器件應(yīng)用隨著生產(chǎn)工藝的逐步提高以及 CPLD 開發(fā)系統(tǒng)的不斷完善，CPLD 器件容量也由幾百門飛速發(fā)展到百萬門以上,使得一個(gè)復(fù)雜數(shù)字系統(tǒng)完全可以在一個(gè)芯片中實(shí)現(xiàn)。HDL
2010-01-27 11:40:0248 當(dāng)利用CPLD/FPGA開發(fā)系統(tǒng)完成數(shù)字電路或系統(tǒng)的開發(fā)設(shè)計(jì)并仿真校驗(yàn)通過之后，就需要將獲得的CPLD/FPGA編程配置數(shù)據(jù)下載到CPLD/FPGA芯片中，以便最后獲得所設(shè)計(jì)的硬件數(shù)字電路或系
2010-06-01 10:14:4624 CPLD設(shè)計(jì)范例
2010-06-30 17:57:4763 在單片機(jī)系統(tǒng)中使用CPLD，可使系統(tǒng)構(gòu)成靈活，提高可靠性，縮短開發(fā)周期。介紹在MCS-51應(yīng)用系統(tǒng)中的CPLD應(yīng)用設(shè)計(jì)實(shí)例，詳細(xì)分析CPLD的應(yīng)用和實(shí)現(xiàn)方法，提出設(shè)計(jì)中選用和使用CPLD的
2010-07-14 14:04:2539 介紹利用CPLD實(shí)現(xiàn)快速、同步計(jì)算的虛擬相位測(cè)量方法，講述系統(tǒng)的原理與結(jié)構(gòu)，給出CPLD的模塊設(shè)計(jì)。
2010-08-09 14:58:5820 設(shè)計(jì)了一種基于DSP+CPLD構(gòu)架的電能質(zhì)量監(jiān)測(cè)裝置，該裝置利用CPLD產(chǎn)生DSP外圍器件的控制時(shí)序，丈中詳細(xì)介紹了CPLD對(duì)DSP外圍器件的邏輯接口設(shè)計(jì)，通過MAX+PLUSII對(duì)CPLD的控制時(shí)序進(jìn)行
2010-08-26 16:06:2031 什么是CPLD
CPLD（Complex Programmable Logic Device）是Complex PLD的簡(jiǎn)稱,一種較PLD為復(fù)雜的邏輯元件。CPLD是一種用戶根據(jù)各自
2009-03-30 13:40:434116 一、 配置方式
ALTERA CPLD器件的配置方式主要分為兩大類：主動(dòng)配置方式和被動(dòng)方式。主動(dòng)配置方式由CPLD器件引導(dǎo)配置操作過程，它控制著外部存儲(chǔ)器和
2009-06-20 10:58:142674 cpld的輸入電源電路
2009-09-08 00:48:281250 
CPLD邏輯電路 圖6是CPLD內(nèi)部邏輯電路，CPLD選用的是LATTICE公司的ispLSI1016E，邏輯設(shè)計(jì)采用原理圖輸入法，主要功能是對(duì)MUX的通道進(jìn)行選擇、對(duì)A/D轉(zhuǎn)換器進(jìn)
2009-11-13 12:04:132982 
CPLD,CPLD是什么意思
CPLD是指結(jié)構(gòu)比較復(fù)雜的可編程邏輯器件，它包括下述輸出宏單元結(jié)構(gòu)：
(1)可編程I/O 允
2010-03-26 17:08:503555 本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的
2010-11-04 10:11:28813 
CPLD綜合應(yīng)用技術(shù)，介紹CPLD應(yīng)用技術(shù)，非常實(shí)用的教程
2015-12-21 14:52:1014 FPGA和CPLD的區(qū)別，以及設(shè)計(jì)思路思想
2016-02-17 11:20:5639 CPLD和FPGA的區(qū)別，好東西，喜歡的朋友可以下載來學(xué)習(xí)。
2016-02-19 16:59:550 Xilinx FPGA工程例子源碼：Xilinx.CPLD源碼參考設(shè)計(jì)
2016-06-07 15:07:4536 基于CPLD的SGPIO總線實(shí)現(xiàn)及應(yīng)用
2017-01-24 16:00:5178 基于FPGA／CPLD的UART功能設(shè)計(jì)
2017-01-23 20:45:3731 PC機(jī)與CPLD通信問題的研究
2017-01-19 21:22:546 CPLD和FPGA都是我們經(jīng)常會(huì)用到的器件。有的說有配置芯片的是FPGA，沒有的是CPLD;有的說邏輯資源多的是FPGA，少的是CPLD;有的直接就不做區(qū)分，把他們都叫做FPGA。那么兩者到底有什么區(qū)別呢？下面我們就以Altera公司的CPLD和FPGA為例來說說兩者的區(qū)別。
2017-09-18 16:35:325 FPGA/CPLD能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡(jiǎn)單的74電路，都可以用FPGA/CPLD來實(shí)現(xiàn)。 FPGA/CPLD如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法
2017-10-09 09:52:2014 FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域
2017-10-24 10:04:0048952 CPLD內(nèi)部施密特觸發(fā)器電器特性見表1。目前大部分使用的CPLD都需要兩個(gè)電源VCC和VCCIO，VCC就是CPLD內(nèi)部的核電壓，VCCIO是CPLD所有I/O 引腳電壓。
2018-05-11 08:22:001810 
FPGA LAB和CPLD的LAB設(shè)計(jì)不同。CPLD LAB由宏單元構(gòu)成，包括自己的本地可編程陣列，而FPGA LAB由大量的邏輯模塊構(gòu)成，這些模塊被稱為邏輯單元，即LE，而且本地互連和邏輯分開。LE看起來可能和CPLD宏單元相似，但更容易配置，有更豐富的特性來提高性能，減少邏輯資源的浪費(fèi)。
2018-04-17 17:02:002494 
本文開始介紹了晶圓廠是干什么的，其次分析了半導(dǎo)體晶圓廠是否有毒，最后介紹了晶圓廠面臨的新挑戰(zhàn)以及中國(guó)晶圓廠面臨的挑戰(zhàn)。
2018-03-16 11:46:54108911 STM32 通過 FSMC 讀寫CPLD 的程序，CPLD掛在STM32的地址線和數(shù)據(jù)線上，將CPLD看做片外RAM的方式來進(jìn)行讀寫，在我做的板子上CPLD掛在第四個(gè)區(qū)，因此基地址是0x6c000000，通過FSMC來進(jìn)行讀寫，程序較為簡(jiǎn)單，具體的地方在函數(shù)中都有注釋，僅供參考。
2018-04-20 10:38:003849 
CPLD和FPGA都是我們經(jīng)常會(huì)用到的器件。有的說有配置芯片的是FPGA，沒有的是CPLD;有的說邏輯資源多的是FPGA，少的是CPLD;有的直接就不做區(qū)分，把他們都叫做FPGA。那么兩者到底有什么區(qū)別呢？下面我們就以Altera公司的CPLD和FPGA為例來說說兩者的區(qū)別。
2018-05-24 02:03:0050934 
介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測(cè)試系統(tǒng)接口，通過時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能，論述了CPLD在測(cè)試系統(tǒng)接口中應(yīng)用的可行性和優(yōu)越性，簡(jiǎn)單介紹
2019-01-01 16:18:002544 
項(xiàng)目中需要使用CPLD完成一部分算法設(shè)計(jì)，參數(shù)由AVR給出，因此需要完成AVR和CPLD的通信。因此寫了一個(gè)測(cè)試程序。CPLD掛在AVR的數(shù)據(jù)和地址總線上，AVR使用ATmega128，在CPLD中設(shè)置幾個(gè)寄存器，通過AVR讀寫寄存器來實(shí)現(xiàn)兩者之間的通信。
2019-06-03 15:24:281477 CPLD實(shí)現(xiàn)Watchdog 功能，通過對(duì)寄存器的操作，實(shí)現(xiàn)Watchdog各項(xiàng)功能。CPLD 內(nèi)部Watchdog 模塊邏輯框圖如下所示。
2019-06-12 15:59:3314 大家通常在汽車電路維修當(dāng)中，使用試燈與萬用表，就能解決大多數(shù)問題。所以很少有人懂汽車示波器干什么的，能有啥用。
2019-06-19 09:05:0810294 FPGA/CPLD能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡(jiǎn)單的74電路，都可以用FPGA/CPLD來實(shí)現(xiàn)。
2020-01-20 09:29:004186 本文主要介紹CPLD和FPGA的基本結(jié)構(gòu)。 CPLD是復(fù)雜可編程邏輯器件（Complex Programable Logic Device）的簡(jiǎn)稱，F(xiàn)PGA是現(xiàn)場(chǎng)可編程門陣列（Field
2020-09-25 14:56:3314416 
電子發(fā)燒友網(wǎng)為你提供特殊電阻可以干什么？資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-03-28 08:41:070 CPLD/FPGA的基本知識(shí)講解。
2021-03-30 09:55:1834 轉(zhuǎn)換器是干什么用的？
2021-10-01 09:03:0024889 Altera FPGA CPLD學(xué)習(xí)筆記(肇慶理士電源技術(shù)有限)-Altera FPGA CPLD學(xué)習(xí)筆記? ? ? ? ? ? ? ? ?
2021-09-18 10:54:4185 FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享.(電源技術(shù)發(fā)展怎么樣)-FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享? ? ? ? ? ? ? ? ? ??
2021-09-18 10:58:0352 FPGA CPLD中的Verilog設(shè)計(jì)小技巧(肇慶理士電源技術(shù)有限)-FPGA CPLD中的Verilog設(shè)計(jì)小技巧? ? ? ? ? ? ? ? ?
2021-09-18 16:49:1837 都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。
2023-05-18 08:56:571007 
CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD的LAB基于乘積和宏單元，而FPGA的LAB使用基于LUT的邏輯單元。
2023-06-28 11:28:042009 
忽略兩者之間的差異時(shí)，它們可以稱為可編程邏輯器件或CPLD / FPGA。CPLD的實(shí)施基于產(chǎn)品術(shù)語(yǔ)結(jié)構(gòu)。FPGA 基于 查找表結(jié)構(gòu)。
2023-07-03 14:33:3810709 
云服務(wù)器是干什么的?很多小白用戶會(huì)有疑惑，今天小編為您整理云服務(wù)器是干什么的相關(guān)資料，希望對(duì)您了解云服務(wù)器是干什么的有幫助。
2024-02-18 09:58:102474 對(duì)于美國(guó)服務(wù)器是干什么的，相信很多小白用戶不是非常了解，接下來小編就為您整理發(fā)布美國(guó)云服務(wù)器是干什么的相關(guān)資訊，希望對(duì)您有幫助。
2024-02-19 09:53:471101 在數(shù)字電路設(shè)計(jì)領(lǐng)域，CPLD和FPGA是兩種常用的可編程邏輯器件。它們都允許工程師根據(jù)需要設(shè)計(jì)和重新配置數(shù)字電路，但它們?cè)诮Y(jié)構(gòu)、性能和應(yīng)用上存在顯著差異。 CPLD和FPGA的定義 CPLD
2025-01-23 09:46:362762 隨著電子技術(shù)的快速發(fā)展，可編程邏輯器件在各個(gè)領(lǐng)域中的應(yīng)用越來越廣泛。CPLD作為一種靈活、成本效益高的解決方案，被廣泛應(yīng)用于多種電子系統(tǒng)設(shè)計(jì)中。 CPLD概述 CPLD是一種可編程邏輯器件，它通過
2025-01-23 09:48:122314 。它具有中等規(guī)模的邏輯資源和較高的集成度，適用于中小型邏輯設(shè)計(jì)。 CPLD的優(yōu)勢(shì) 1. 集成度高 CPLD具有較高的集成度，可以在一個(gè)芯片上實(shí)現(xiàn)復(fù)雜的邏輯功能，減少了外部元件的使用，從而降低了系統(tǒng)成本和復(fù)雜性。 2. 編程靈活性 CPLD可以通過編程來實(shí)現(xiàn)不同的邏輯功能，這使得它們可以被用于多種不同
2025-01-23 09:54:362222 的CPLD功耗控制技巧： 選擇合適的器件 ： 在設(shè)計(jì)初期，應(yīng)根據(jù)應(yīng)用需求選擇合適的CPLD器件?？紤]器件的功耗特性、封裝尺寸、I/O引腳數(shù)等因素，以確保在滿足性能要求的同時(shí)，盡可能降低功耗。 優(yōu)化電源電壓管理 ： 電源電壓是影響CPLD功耗的關(guān)鍵因素之一。通過降低電源電壓，可以顯著降低動(dòng)態(tài)
2025-01-23 10:00:031116 CPLD作為一種靈活的硬件解決方案，被廣泛應(yīng)用于各種電子系統(tǒng)中。然而，由于各種原因，CPLD可能會(huì)出現(xiàn)故障。 1. 初步檢查 在開始故障排除之前，進(jìn)行初步檢查是非常重要的。這包括： 電源檢查 ：確保
2025-01-23 10:01:243051 可編程的邏輯器件，它允許設(shè)計(jì)者在制造后對(duì)邏輯功能進(jìn)行配置。CPLD通常由多個(gè)可配置的邏輯塊（Logic Blocks）和可編程互連（Interconnect）組成，這些邏輯塊通過編程可以連接成復(fù)雜的邏輯功能。 1.2 ASIC（應(yīng)用特定集成電路） ASIC是一種為特定應(yīng)用定制的集成電路，它在設(shè)計(jì)
2025-01-23 10:04:171338 的應(yīng)用。 CPLD的優(yōu)勢(shì) 靈活性 ：CPLD可以根據(jù)汽車制造商的具體需求進(jìn)行定制，實(shí)現(xiàn)不同的邏輯功能。 低功耗 ：CPLD在設(shè)計(jì)時(shí)就考慮到了功耗問題，適合用于對(duì)功耗有嚴(yán)格要求的汽車電子系統(tǒng)。 快速響應(yīng) ：CPLD的邏輯門延遲小，能夠快速響應(yīng)外部信號(hào)變化
2025-01-23 10:05:301319
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論