例1：組合邏輯設(shè)計(jì)

　　第一步：選File/Project/Name菜單建立項(xiàng)目名

　　第二步：選File/New菜單，并選text Editor條目，進(jìn)入文本編輯窗，然后輸入電路設(shè)計(jì)文件如圖3.6.1所示

　　第三步：選File/Project/Save & Check 菜單將文件存盤并檢查文件的正確性

　　第四步：選Assign/Device菜單，在指定器件窗口指定MAX7000系列，并選EPM7128CLC84-7器件

　　第五步：選Assign/Global Project Logic Synthesis菜單，指定邏輯綜合的類型為FAST

　　第六步：選max+plus2/Floorplan Editor 菜單，將設(shè)計(jì)文件的輸入和輸出引腳賦予實(shí)際器件

　　第七步：選File/Project/Save & Compile 菜單，編譯設(shè)計(jì)文件

　　第八步：選max+plus2/Time Analyzer 菜單，在Delay Matrix 查看時(shí)間特性

　　第九步：若有下載硬件，就可以選max+plus2/Programmer菜單進(jìn)行配置下載，然后在硬件環(huán)境中觀察設(shè)計(jì)的正確性，若無硬件環(huán)境就只能進(jìn)行功能仿真，進(jìn)行第十一步

　　第十步：選max+plus2/waveform Editor菜單，編輯輸入信號波形（在波形編輯窗口，選Node/Enter Nodes from SNF菜單將輸入和輸出端口凋入，然后再編輯）

　　第十一步：選max+plus2/Simulator 菜單進(jìn)行行為訪真

　　第十二步：觀察仿真結(jié)果，研究設(shè)計(jì)的正確性

　　說明：若使用已經(jīng)編寫完畢的文件，選File/Open打開文件后，一定用File/Project/Set Project to Current file菜單將當(dāng)前打開的文件設(shè)置為當(dāng)前項(xiàng)目。

　　分設(shè)計(jì)題目必須和文件名稱相同。

　　該設(shè)計(jì)的仿真結(jié)果見圖3.6.2。