容性耦合與感性耦合的混合效應(yīng) 影響串?dāng)_大小的因素

串?dāng)_是信號(hào)在傳輸線上傳播時(shí)，由于電磁耦合而在相鄰的傳輸線上產(chǎn)生不期望的電壓和電流噪聲，信號(hào)線的邊緣場(chǎng)效應(yīng)是導(dǎo)致串?dāng)_產(chǎn)生的根本原因。

2024-01-18 標(biāo)簽：耦合emc電磁耦合 7.7k 0

如何通過(guò)S參數(shù)來(lái)評(píng)估通道的串?dāng)_情況？

S參數(shù)中所包含的通道信息遠(yuǎn)遠(yuǎn)不止這么多，我們可以通過(guò)S參數(shù)來(lái)評(píng)估通道的串?dāng)_情況，還可以粗略計(jì)算通道的傳輸延時(shí)，查看通道的阻抗一致性等等，這篇文章我們還是...

2021-04-06 標(biāo)簽：串?dāng)_S參數(shù) 7.3k 0

網(wǎng)線傳輸距離的原理和計(jì)算公式

在現(xiàn)代社會(huì)中，網(wǎng)絡(luò)已成為我們生活和工作中不可或缺的一部分。而網(wǎng)線作為網(wǎng)絡(luò)傳輸?shù)闹匾浇椋鋫鬏斁嚯x的限制是大家普遍關(guān)注的問(wèn)題。本文將深入探討網(wǎng)線傳輸距離...

2023-08-07 標(biāo)簽：網(wǎng)線雙絞線串?dāng)_ 7.3k 0

防止串?dāng)_的方法不止3W規(guī)則

串?dāng)_（CrossTalk)是指PCB上不同網(wǎng)絡(luò)之間因較長(zhǎng)的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用。

2019-08-14 標(biāo)簽：PCB串?dāng)_ 7.1k 0

串?dāng)_是什么？如何去減小串?dāng)_

一個(gè)網(wǎng)絡(luò)傳遞信號(hào)，有些電壓和電流通過(guò)網(wǎng)絡(luò)之間的耦合（容性耦合和感性耦合），傳遞到相鄰網(wǎng)絡(luò)，這就是串?dāng)_。

2022-08-16 標(biāo)簽：傳輸線串?dāng)_耦合電感 6.6k 0

串?dāng)_問(wèn)題產(chǎn)生的機(jī)理

隨著電子技術(shù)的不斷發(fā)展，在高速電路中信號(hào)的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大，這些因素使得在高速數(shù)字電路的設(shè)計(jì)中，信號(hào)完整性問(wèn)題越來(lái)...

2019-08-14 標(biāo)簽：電子技術(shù)串?dāng)_ 6.5k 0

PCB設(shè)計(jì)中串?dāng)_的產(chǎn)生以及如何避免

變化的信號(hào)（例如階躍信號(hào)）沿傳輸線由A到B傳播，傳輸線C-D上會(huì)產(chǎn)生耦合信號(hào)，變化的信號(hào)一旦結(jié)束也就是信號(hào)恢復(fù)到穩(wěn)定的直流電平時(shí)，耦合信號(hào)也就不存在了，...

2018-01-26 標(biāo)簽：pcb串?dāng)_ 6.2k 0

淺談3W原則與對(duì)走線之間的串?dāng)_估值

據(jù)說(shuō)數(shù)學(xué)家很痛恨物理學(xué)家，因?yàn)閿?shù)學(xué)家辛辛苦苦推導(dǎo)出來(lái)的結(jié)論居然和物理學(xué)家猜出來(lái)的結(jié)論是一樣的。當(dāng)然這只是一個(gè)笑話，但的確身為應(yīng)用工程師的我們，很多時(shí)候需...

2021-04-17 標(biāo)簽：耦合串?dāng)_電磁場(chǎng) 6.1k 0

什么是串?dāng)_？如何減少串?dāng)_？

串?dāng)_是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。

2023-05-22 標(biāo)簽：電路圖pcb電容耦合 5.9k 0

PCB設(shè)計(jì)：串?dāng)_跨分割時(shí)的案例

最大的電容是信號(hào)路徑與地平面之間組成的電容。在跨分割的地方最大的電容變成了信號(hào)路徑與旁邊的信號(hào)路徑所組成的這個(gè)電容。

2021-04-11 標(biāo)簽：emi串?dāng)_信號(hào)路徑 5.9k 0

高速電路中串?dāng)_產(chǎn)生的機(jī)理和解決方法

隨著電子技術(shù)的不斷發(fā)展，在高速電路中信號(hào)的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大，這些因素使得在高速數(shù)字電路的設(shè)計(jì)中，信號(hào)完整性問(wèn)題越來(lái)...

2023-10-26 標(biāo)簽：pcb電路設(shè)計(jì)數(shù)字電路 5.8k 0

淺談層疊設(shè)計(jì)、同層串?dāng)_、層間串?dāng)_

1、 層疊設(shè)計(jì)與同層串?dāng)_ 很多時(shí)候，串?dāng)_超標(biāo)的根源就來(lái)自于層疊設(shè)計(jì)。也就是我們第一篇文章說(shuō)的設(shè)計(jì)上先天不足，后面糾正起來(lái)會(huì)比較困難。 講到層疊對(duì)串?dāng)_的影...

2021-04-09 標(biāo)簽：串?dāng)_層疊設(shè)計(jì) 5.7k 0

PCB設(shè)計(jì)：反射是怎樣影響EMI的

在信號(hào)完整性的書籍中，也會(huì)把信號(hào)完整性分為：1.信號(hào)自身傳輸?shù)膯?wèn)題（反射，損耗）；2.信號(hào)與信號(hào)之間的問(wèn)題（串?dāng)_）；3.電源問(wèn)題；4.EMC問(wèn)題?？磥?lái)E...

2021-04-11 標(biāo)簽：pcbemc串?dāng)_ 5.6k 0

看下噪聲分析過(guò)程，一個(gè)是干擾，一個(gè)是電化學(xué)

我們徹底排除了一遍電路，排除了系統(tǒng)自激或是系統(tǒng)內(nèi)部的串?dāng)_（也叫串音干擾），也排除了電源引入的干擾，通過(guò)各種排除，最終把問(wèn)題定位到他們使用的一個(gè)設(shè)備，這個(gè)...

2024-10-16 標(biāo)簽：電化學(xué)串?dāng)_噪聲分析 5.3k 0

信號(hào)的串?dāng)_介紹

信號(hào)串?dāng)_（Crosstalk）是指在信號(hào)傳輸過(guò)程中，一條信號(hào)線上的信號(hào)對(duì)相鄰信號(hào)線產(chǎn)生的干擾，這種干擾是由于電磁場(chǎng)耦合或直接電容、電感耦合引起的。根據(jù)耦...

2024-09-12 標(biāo)簽：信號(hào)線串?dāng)_信號(hào)傳輸 5k 0