嵌入式開發(fā)中引起串擾的原因是什么？

電路布線常會有串擾的風險，最后簡單說明幾個減小串擾的方法，常見增大走線間距、使兩導體的有串擾風險的區(qū)域最小化、相鄰層走線時傳輸線互相彼此垂直、降低板材介...

2024-03-07 標簽：寄生電容嵌入式開發(fā)傳輸線 2.5k 0

最大限度地減少線纜設計中的串擾方法解析

最近在做一個項目時，我不得不對幾組電子電線進行重新布線，讓它們遠離越野車的發(fā)電機，因為電容耦合產(chǎn)生的噪聲可從發(fā)電機進入電線。這個項目讓我想起了在通過電線...

2014-09-03 標簽：串擾TI公司 2.5k 0

PCB設計信號完整性與串擾問題分析

信號完整性(S i gnal Integri ty，SI)是指信號在信號線上傳輸?shù)馁|量。對于數(shù)字電路，就是要信號在電路中能以正確的時序和電壓做出響應。如...

2019-05-27 標簽：icpcb設計信號完整性 2.5k 0

串擾和反射影響信號的完整性

定義：信號完整性（Signal Integrity,簡稱SI）是指在信號線上的信號質量。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共...

2023-03-02 標簽：示波器阻抗信號 2.5k 0

信號完整性之哪來的串擾？

我們經(jīng)常聽說PCB走線間距大于等于3倍線寬時可以抑制70%的信號間干擾，這就是3W原則，信號線之間的干擾被稱為串擾，串擾是怎么形成的呢？

2023-04-18 標簽：PCB耦合信號完整性 2.4k 0

使用電感降低噪聲的注意點：串擾、GND線反彈噪聲

這之前作為使用電感的降噪對策，介紹了電感和鐵氧體磁珠、共模濾波器。本文將主要介紹PCB板布局相關的注意事項。串擾：串擾是因電路板布線間的雜散電容和互感，...

2023-02-15 標簽：噪聲電感串擾 2.3k 0

串擾問題產(chǎn)生的機理和解決方法

隨著電子技術的不斷發(fā)展，在高速電路中信號的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大，這些因素使得在高速數(shù)字電路的設計中，信號完整性問題越來...

2023-09-04 標簽：驅動器連接器傳輸線 2.3k 0

高頻傳輸線測試原理詳解

何為傳輸線：傳輸線理論來源：在信號完整性和電源完整性，工程師必須理解傳輸線理論基礎，這里給出簡單的傳輸線理論.

2023-07-02 標簽：pcb測試連接器 2.2k 0

談談外部串擾對IDC機房有什么影響

布線專家Rodney說： “如果有太多的串擾，信號傳輸?shù)腻e誤率就會增加，而延長網(wǎng)絡響應時間和降低網(wǎng)絡的吞吐量”。Rodney表示，當數(shù)據(jù)包通過線纜進行傳...

2017-10-20 標簽：串擾idc機房 1.9k 0

高速差分過孔之間的串擾仿真分析

本文對高速差分過孔之間的產(chǎn)生串擾的情況提供了實例仿真分析和解決方法。 高速差分過孔間的串擾 對于板厚較厚的PCB來說，板厚有可能達到2.4mm或者3mm...

2018-03-20 標簽：pcbPCB設計串擾 1.8k 0

“一秒”讀懂串擾對信號傳輸時延的影響

“一秒”讀懂串擾對信號傳輸時延的影響

2023-11-28 標簽：串擾信號傳輸 1.8k 0

使用新一代高度可調(diào)的低介電薄膜來解決串擾、隔離等制造挑戰(zhàn)

SPARC沉積技術可滿足新興需求，為邏輯和DRAM器件提供有效隔離 作者：泛林集團公司副總裁兼電介質原子層沉積產(chǎn)品總經(jīng)理Aaron Fellis 提升集...

2023-08-08 標簽：半導體薄膜串擾 1.8k 0

什么是串擾？該如何處理它？

什么是串擾？該如何處理它？

2023-12-05 標簽：PCB電容串擾 1.8k 0

高速PCB設計中的串擾分析與控制研究

串擾是指一個信號在傳輸通道上傳輸時，因電磁耦合而對相鄰的傳輸線產(chǎn)生不期望的影響，在被干擾信號表現(xiàn)為被注入了一定的耦合電壓和耦合電流。過大的串擾可能引起電...

2023-08-01 標簽：電流耦合串擾 1.7k 0

EMC基礎：何謂串擾

串擾是由于線路之間的耦合引發(fā)的信號和噪聲等的傳播，也稱為“串音干擾”。特別是“串音”在模擬通訊時代是字如其意、一目了然的表達。兩根線（也包括PCB的薄膜...

2023-02-15 標簽：噪聲emc串擾 1.7k 0