完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12963個 瀏覽:637168次 帖子:8006個
基于蜂鳥E203 RISC-V處理器內(nèi)核的SoC設(shè)計
SM4算法是一種分組密碼算法。其分組長度為128bit,密鑰長度也為128bit。加密算法與密鑰擴(kuò)展算法均采用32輪非線性迭代結(jié)構(gòu),以字(32位)為單位...
現(xiàn)場可編程門陣列(FPGA)的起源可以追溯到20世紀(jì)80年代,從可編程邏輯器件(PLD)演變而來。自此之后,F(xiàn)PGA資源、速度和效率都得到快速改善,使F...
2022-08-09 標(biāo)簽:fpgaadi電源系統(tǒng) 1.6k 0
CAN 總線插卡可以任意插在 PC AT XT 兼容機(jī)上,方便地構(gòu)成分布式監(jiān)控系統(tǒng)。因此,用 FPGA 實現(xiàn) CAN 總線通信控制器具有非常重要的應(yīng)用價...
對IP設(shè)計中注意事項及FPGA原型設(shè)計進(jìn)行說明
如果我們試圖將環(huán)形連接可視化,那么在高層次上,我們可以考慮使用這種類型的FPGA內(nèi)部連接的引腳連接。IO的浪費不能局限在這種連通性上。FPGA處于下端;...
結(jié)合MCU 和FPGA 技術(shù)的協(xié)處理器硬件架構(gòu)技術(shù)分析
從基于 C 語言的實現(xiàn)開始,DCT 算法接受兩個 16 位數(shù)的數(shù)組;數(shù)組 “a” 是 DCT 的輸入數(shù)組,數(shù)組 “b” 是 DCT 的輸出數(shù)組。
2022-07-28 標(biāo)簽:fpgamcu嵌入式系統(tǒng) 3.5k 0
7系列FPGA時鐘資源通過專用的全局和區(qū)域I/O和時鐘資源管理符合復(fù)雜和簡單的時鐘要求。時鐘管理塊(CMT)提供時鐘頻率合成、減少偏移和抖動過濾等功能。...
CAN 總線(Controller Area Network)是控制器局域網(wǎng)的簡稱,是 20 世紀(jì) 80 年代初德國 BOSCH 公司為解決現(xiàn)代汽車中眾...
安全關(guān)鍵系統(tǒng)不能失敗,因為如果失敗,后果可能是致命的。許多悲慘的事故說明了這一點,例如 2008 年在加利福尼亞州查茨沃斯發(fā)生的災(zāi)難性火車相撞事故,當(dāng)時...
一般情況下,系統(tǒng)中統(tǒng)一用posedge避免用negedge,降低設(shè)計的復(fù)雜度,可減少出錯。
2022-07-27 標(biāo)簽:fpga時序邏輯Verilog HDL 1.4k 0
引言:本文我們簡單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束。
在密碼領(lǐng)域,美國一直在向全世界推廣MD5密碼,還多次聲稱:沒人能破解我們的MD5密碼,就連著名的密碼學(xué)家Biham,也把破解MD5密碼作為一生的夢想。(...
這篇文章記錄ZYNQ7020的PS端的基本開發(fā)流程,關(guān)于PL端的開發(fā)流程,參考之前文章,這里放個超鏈接。
以Xilinx Vivado設(shè)計套件中提供的FFT IP為例,簡要說明如何進(jìn)行FFT IP配置和設(shè)計。
2022-07-22 標(biāo)簽:fpgamatlab數(shù)據(jù) 3.7k 0
FPGA上部署深度學(xué)習(xí)的算法模型的方法以及平臺
今天給大家介紹一下FPGA上部署深度學(xué)習(xí)的算法模型的方法以及平臺。希望通過介紹,算法工程師在FPGA的落地上能“稍微”緩和一些,小白不再那么迷茫。
普通的 FPGA 一般是可以從 flash 啟動,或者被動加載,但是ZYNQ不行,ZYNQ必須PS端參與
階段0,主要是運行芯片內(nèi)部固化的BootROM程序,這個BootROM主要是識別啟動模式(spi/sd/nand/nor/)是哪一種?
Signal tap邏輯分析儀的設(shè)計要求與使用教程
在之前的設(shè)計開發(fā)時,利用modelsim得出中間某單元的數(shù)據(jù),并且輸入也是設(shè)計者在testbench中自己給出的。但是,實際應(yīng)用時,外部輸入的信號不一定...
通過FPGA和芯片實現(xiàn)視頻處理的電路設(shè)計
圖像是用各種觀測系統(tǒng)以不同形式和手段觀測客觀世界而獲得的,可以直接或間接作用于人眼進(jìn)而產(chǎn)生視知覺的實體。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |