完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個(gè) 瀏覽:637298次 帖子:8006個(gè)
基于FPGA技術(shù)和CVSD編解碼算法實(shí)現(xiàn)語音編解碼器的設(shè)計(jì)和仿真研究
64 Kbit/s的A律或μ律的對數(shù)壓擴(kuò)PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用,但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu),P...
基于FPGA的SOPC技術(shù)實(shí)現(xiàn)視覺測量系統(tǒng)的解決方案
傳統(tǒng)的視覺測量系統(tǒng)主要是在 PC機(jī)上采用軟件方式實(shí)現(xiàn),由于其專用性不夠高,因此處理速度較慢。近年來,基于 FPGA的 SOPC技術(shù)的出現(xiàn),使 FPGA高...
2020-07-31 標(biāo)簽:fpga計(jì)算機(jī)測量系統(tǒng) 1.3k 0
基于DSP+FPGA結(jié)構(gòu)的系統(tǒng)信號完整性問題及解決方案
在視頻處理系統(tǒng)中,多維并行輸入輸出信號的頻率一般都在百兆赫茲以上,而且對時(shí)序的要求也非常嚴(yán)格。本文以DSP圖像處理系統(tǒng)為背景,對信號完整性進(jìn)行準(zhǔn)確的理論...
利用可編輯邏輯器件實(shí)現(xiàn)混沌脈沖源系統(tǒng)的設(shè)計(jì)和仿真分析
混沌信號是由確定性動(dòng)力學(xué)系統(tǒng)產(chǎn)生的類似噪聲的確定性信號。自從混沌同步現(xiàn)象發(fā)現(xiàn)以來,混沌在工程上的應(yīng)用得到了廣泛的研究。由于非常簡單的非線性動(dòng)力系統(tǒng)就能產(chǎn)...
2020-07-30 標(biāo)簽:fpga轉(zhuǎn)換器模擬電子 1.8k 0
基于FPGA芯片XC4VLX25實(shí)現(xiàn)軟件無線電信號處理平臺的設(shè)計(jì)
軟件無線電是90年代興起的一種充分結(jié)合軟件和硬件優(yōu)勢的新技術(shù),該技術(shù)源于軍事領(lǐng)域?qū)νㄐ畔到y(tǒng)靈活性的特殊需要。自1992年Joe Mitola提出軟件無線...
2020-07-30 標(biāo)簽:fpga無線電數(shù)模轉(zhuǎn)換器 3.2k 0
基于StratixⅡEP2S30484C5芯片的乘除法和開方運(yùn)算算法的實(shí)現(xiàn)
在FPGA的開發(fā)應(yīng)用中,大多數(shù)EDA軟件(后面以altera QuartursII為例)都提供乘除法、開方運(yùn)算的設(shè)計(jì)向?qū)?,或提供LPM宏函數(shù),但普遍占用...
基于FPGA器件實(shí)現(xiàn)高速采集系統(tǒng)的設(shè)計(jì)
在雷達(dá)、氣象、地震預(yù)報(bào)、航空航天、通信等領(lǐng)域里,現(xiàn)場信號具有重要的作用,這些信號的主要特點(diǎn)是實(shí)時(shí)性強(qiáng),數(shù)據(jù)速率高,數(shù)據(jù)量大,處理復(fù)雜,運(yùn)算量大。因此,高...
2020-07-30 標(biāo)簽:fpga轉(zhuǎn)換器數(shù)據(jù)采集 3.7k 0
基于FPGA器件實(shí)現(xiàn)大容量高速存儲系統(tǒng)的方案設(shè)計(jì)
本文介紹了一種以FPGA作為控制器,F(xiàn)LASH MEMORY作為主存儲器的大容量高速存儲系統(tǒng)方案,并對關(guān)鍵技術(shù)及實(shí)現(xiàn)途徑進(jìn)行了論述,在存儲容量及存儲速度...
2020-07-30 標(biāo)簽:fpga存儲器數(shù)據(jù)采集 3.2k 0
近幾年,超寬帶(UWB)無線通信系統(tǒng)在短距通信領(lǐng)域中越來越受到人們的重視。它具有許多獨(dú)特的優(yōu)點(diǎn),如通信容量大、低截獲/檢測概率、頻帶寬、強(qiáng)抗多徑干擾能力...
2020-07-30 標(biāo)簽:fpga無線通信通信系統(tǒng) 1.7k 0
基可編程邏輯器件和數(shù)字鎖相實(shí)現(xiàn)快速位同步系統(tǒng)的設(shè)計(jì)
在時(shí)分復(fù)接通信系統(tǒng)中,位同步是收、發(fā)兩端的時(shí)鐘頻率必須同頻、同相,這樣在接收端才能正確地判決發(fā)送端送來的每一個(gè)碼元。為了達(dá)到收、發(fā)端頻率同頻、同相,在設(shè)...
采用可編程邏輯器件實(shí)現(xiàn)高速數(shù)據(jù)中繼器的設(shè)計(jì)
高速以太網(wǎng)可以滿足新的容量需求,解決了低帶寬接入、高帶寬傳輸?shù)钠款i問題,擴(kuò)大了應(yīng)用范圍,并與以前的所有以太網(wǎng)兼容。全雙工的以太網(wǎng)協(xié)議并無傳輸距離的限制,...
采用模塊化設(shè)計(jì)實(shí)現(xiàn)基于FPGA的動(dòng)態(tài)可重構(gòu)功能
應(yīng)用FPGA動(dòng)態(tài)部分重構(gòu)功能使硬件設(shè)計(jì)更加靈活,可用于硬件的遠(yuǎn)程升級、系統(tǒng)容錯(cuò)和演化硬件以及通信平臺設(shè)計(jì)等。動(dòng)態(tài)部分重構(gòu)可以通過兩種方法實(shí)現(xiàn):基于模塊化...
基于FPGA的嵌入式系統(tǒng)的軟硬件設(shè)計(jì)
本系統(tǒng)要實(shí)現(xiàn)的功能包括:可以運(yùn)行嵌入式操作系統(tǒng);支持NIOS II開發(fā);支持USB通訊;支持RS-232串口通訊;支持以太網(wǎng)通訊;支持JTAG接口在線調(diào)...
步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)的基本原理及基于FPGA器件實(shí)現(xiàn)設(shè)計(jì)
步進(jìn)電機(jī)是把脈沖信號轉(zhuǎn)換成角位移或直線位移的執(zhí)行元件,是一種輸出與輸入數(shù)字脈沖相對應(yīng)的增量驅(qū)動(dòng)元件。具有定位精度高、慣性小、無積累誤差、啟動(dòng)性能好、易于...
2020-07-29 標(biāo)簽:fpgacpld步進(jìn)電機(jī) 9.5k 0
中值濾波的原理和快速算法及利用FPGA技術(shù)實(shí)現(xiàn)
現(xiàn)代圖像處理系統(tǒng)對實(shí)時(shí)性的要求愈來愈高,但圖像的前端采集往往會(huì)受器件或環(huán)境影響而使獲得的圖像含有噪聲,因而需要在對圖像處理前進(jìn)行去噪聲處理。若使用通用的...
基于并行數(shù)據(jù)處理改進(jìn)算法在FPGA中實(shí)現(xiàn)
在信號處理過程中,我們通常將模擬信號轉(zhuǎn)化為數(shù)字信號進(jìn)行處理或傳輸。原始數(shù)據(jù)用取樣的方法進(jìn)行采集,通過A/D轉(zhuǎn)換將模擬信號變成數(shù)字信號。但是這樣的數(shù)字信號...
基于VHDL語言和可編程邏輯器件實(shí)現(xiàn)HDB3編譯碼器的設(shè)計(jì)
由于VHDL不能處理負(fù)電平,只能面向“1”、“0”兩種狀態(tài),所以要對它的輸出進(jìn)行編碼,如表1所示。編碼的實(shí)現(xiàn)是根據(jù)HDB3編碼原理把二進(jìn)制碼編碼成兩路單...
在現(xiàn)場可編程邏輯門陣列上實(shí)現(xiàn)全數(shù)字跳頻同步系統(tǒng)的設(shè)計(jì)
跳頻通信具有保密性強(qiáng),抗干擾能力強(qiáng),頻譜利用率高等優(yōu)點(diǎn),獲得了廣泛的應(yīng)用。跳頻同步是其中的關(guān)鍵技術(shù)之一。在短時(shí)間內(nèi)實(shí)現(xiàn)同步并保障其穩(wěn)定性已成為一個(gè)研究熱點(diǎn)。
采用VHDL語言在FPGA上實(shí)現(xiàn)WolfMCU體系結(jié)構(gòu)的設(shè)計(jì)
基于以上討論,可以看出ASIP+FPGA設(shè)計(jì)模式可以從很大程度上解決引言中提到的兩個(gè)難題。為了進(jìn)行更深入的研究,我們對該設(shè)計(jì)模式進(jìn)行了嘗試,用VHDL硬...
基于可編程邏輯器件實(shí)現(xiàn)TDICCD驅(qū)動(dòng)時(shí)序發(fā)生器的設(shè)計(jì)
時(shí)間延時(shí)積分電荷耦合器件 (Time Delay and Integration Charge Coupled Devices) (TDICCD)是近幾...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |