完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12962個(gè) 瀏覽:637184次 帖子:8006個(gè)
FPGA系統(tǒng)中三種方式減少亞穩(wěn)態(tài)的產(chǎn)生
在FPGA系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的Tsu和Th不滿足,或者復(fù)位過(guò)程中復(fù)位信號(hào)的釋放相對(duì)于有效時(shí)鐘沿的恢復(fù)時(shí)間(recovery time)不...
2018-06-27 標(biāo)簽:fpga亞穩(wěn)態(tài) 1.1萬(wàn) 0
FPGA在人工智能時(shí)代的獨(dú)特優(yōu)勢(shì)的全面分析
基于這些特點(diǎn),我們?cè)贔PGA這項(xiàng)技術(shù)上押下重注,并且將其廣泛的部署到了微軟的云數(shù)據(jù)中心里。與此同時(shí),我們也開(kāi)始將很多重要的應(yīng)用和功能,從基于軟件的實(shí)現(xiàn)方...
每個(gè)MCU都有其存在的價(jià)值,每個(gè)使用者的選擇都有其道理,AVR開(kāi)始時(shí)是以單時(shí)鐘周期指令為賣點(diǎn),相對(duì)于當(dāng)時(shí) 12個(gè)時(shí)鐘的經(jīng)典51確實(shí)有優(yōu)勢(shì),而且基于CMO...
【干貨】編輯Xilinx FPGA內(nèi)LUT內(nèi)容的詳細(xì)方案
研究背景及基礎(chǔ)知識(shí) FPGA是實(shí)現(xiàn)高性能計(jì)算與網(wǎng)絡(luò)的重要工具,得益于其高度的并行性與用戶可編程的特性,F(xiàn)PGA得到了越來(lái)越廣泛的應(yīng)用。FPGA由CLB(...
VGA作為一種標(biāo)準(zhǔn)顯示接口,廣泛應(yīng)用于各種智能控制的顯示終端。伴隨著電子產(chǎn)業(yè)的不斷發(fā)展,尤其是高速圖像處理的發(fā)展對(duì)可以將實(shí)時(shí)圖像進(jìn)行高速處理有了更高的要...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十五章PS端以太網(wǎng)使用之lwip
開(kāi)發(fā)板有兩路千兆以太網(wǎng),通過(guò)RGMII接口連接,本實(shí)驗(yàn)演示如何使用Vitis自帶的LWIP模板進(jìn)行PS端千兆以太網(wǎng)TCP通信。 LWIP雖然是輕量級(jí)協(xié)...
CRC的計(jì)算過(guò)程 漢明距離如何計(jì)算呢
第六章的內(nèi)容在《移動(dòng)通信》課程中也有涉及,穿插著學(xué)習(xí)能夠加深記憶。我花了好長(zhǎng)時(shí)間的講解CRC的寄存器架構(gòu),總算讓大部分同學(xué)記住了,優(yōu)秀的同學(xué)后面還會(huì)通過(guò)...
2018-10-20 標(biāo)簽:FPGACRC數(shù)據(jù)通信 1.1萬(wàn) 0
可編程邏輯包括 PAL、GAL、PLD 等。通過(guò)不斷發(fā)展,它已經(jīng)發(fā)展成為現(xiàn)在的CPLD/FPGA。CPLD(復(fù)雜可編程邏輯器件)和FPGA(現(xiàn)場(chǎng)可編程門...
在過(guò)去的十年中,可編程邏輯器件(PLD)市場(chǎng)不斷增長(zhǎng),對(duì)PLD的需求不斷增加。具有可編程特性且可編程的芯片稱為PLD。PLD也稱為現(xiàn)場(chǎng)可編程器件(FPD...
基于快速傅里葉IP核的數(shù)字脈壓處理器的實(shí)現(xiàn)
本文基于快速傅里葉IP核可復(fù)用和重配置的特點(diǎn),實(shí)現(xiàn)一種頻域的FPGA數(shù)字脈壓處理器,能夠完成正交輸入的可變點(diǎn)LFM信號(hào)脈沖壓縮,具有設(shè)計(jì)靈活,調(diào)試方便,...
關(guān)于CPU和FPGA的概念以及兩者之間的聯(lián)系詳解
看到Intel最近發(fā)布了QPI直連FPGA的架構(gòu),冬瓜哥回想起幾個(gè)月前寫的一篇文章,現(xiàn)在重新分享給大家。從中你可以了解為何需要FPGA,F(xiàn)PGA是怎么...
幾個(gè)FPGA時(shí)序優(yōu)化簡(jiǎn)單技巧
當(dāng)然FPGA里實(shí)際不必這樣,打個(gè)比方,兩個(gè)xbit的數(shù)據(jù)做比較,若芯片內(nèi)是4輸入LUT,若有pipeline的必要,那么流水級(jí)最多用[log4(x)]+...
2018-05-11 標(biāo)簽:FPGA時(shí)序優(yōu)化 1.1萬(wàn) 0
抖動(dòng)的產(chǎn)生,通常的按鍵所用開(kāi)關(guān)為機(jī)械彈性開(kāi)關(guān),當(dāng)機(jī)械觸點(diǎn)斷開(kāi)、閉合時(shí),由于機(jī)械觸點(diǎn)的彈性作用,一個(gè)按鍵開(kāi)關(guān)在閉合時(shí)不會(huì)馬上穩(wěn)定地接通,在斷開(kāi)時(shí)也不會(huì)一下...
2017-11-18 標(biāo)簽:fpga 1.1萬(wàn) 0
PWM控制舵機(jī)位置。伺服系統(tǒng)每20毫秒要有一個(gè)脈沖,以便獲得正確的角度信息。脈沖寬度決定了舵機(jī)的角度運(yùn)動(dòng)范圍。也就是說(shuō),我們可以通過(guò)發(fā)送1毫秒脈沖設(shè)置舵...
現(xiàn)代密碼協(xié)議規(guī)定只有授權(quán)參與者才可以獲得密鑰和訪問(wèn)信息的權(quán)限。然而,通過(guò)侵入系統(tǒng)泄露密碼的方法層出不窮,給現(xiàn)代信息安全造成嚴(yán)重的威脅。
Spartan-6 FPGA的時(shí)鐘資源及結(jié)構(gòu)介紹
時(shí)鐘設(shè)施提供了一系列的低電容、低抖動(dòng)的互聯(lián)線,這些互聯(lián)線非常適合于傳輸高頻信號(hào)、最大量減小時(shí)鐘抖動(dòng)。這些連線資源可以和DCM、PLL等實(shí)現(xiàn)連接。 每一種...
FPGA發(fā)明以來(lái)最偉大的技術(shù)ACAP解析
今年3月份,賽靈思(Xilinx)歷史上第四位全球CEO Victor Peng 先生在北京正式宣布賽靈思將推出“自適應(yīng)計(jì)算加速平臺(tái)”ACAP。Vict...
2018-10-05 標(biāo)簽:fpga 1.1萬(wàn) 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |