完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個 瀏覽:637255次 帖子:8006個
現(xiàn)場可編程門陣列(FPGA)是一種由半導(dǎo)體材料制成的集成電路,用戶購買后可以重新編程或配置,以滿足特定功能或應(yīng)用需求。其控制程序存儲在內(nèi)存中,加電后,程...
FPGA技術(shù)協(xié)助嵌入式系統(tǒng)競逐于機(jī)器學(xué)習(xí)之路
機(jī)器學(xué)習(xí)技術(shù)是人工智能的一個重要科學(xué)發(fā)展,透過在經(jīng)驗(yàn)學(xué)習(xí)中改善具體算法的效能,而且用來訓(xùn)練的數(shù)據(jù)越多,所學(xué)習(xí)出來的結(jié)果越好,為了處理分析大量圖像或是語音...
定義信號類型:原來模塊中的輸入信號,定義成reg 類型,原來模塊中的輸出信號,定義為wire類型,但這里有個問題,如果在testbench中本身有一個模...
2019-07-31 標(biāo)簽:FPGA數(shù)據(jù)編程 1.5k 0
FPGA的可重構(gòu)測控系統(tǒng)應(yīng)用設(shè)計(jì)的研究
本文根據(jù)測控系統(tǒng)的通用結(jié)構(gòu)模型和FPGA的可重構(gòu)功能特點(diǎn),提出了一種基于FPGA器件,針對嵌入式應(yīng)用有效縮短開發(fā)周期和設(shè)計(jì)與應(yīng)用成本,滿足并行性、多任務(wù)...
FPGA原型驗(yàn)證系統(tǒng)中復(fù)制功能模塊的作用
在進(jìn)行FPGA原型驗(yàn)證的過程中,當(dāng)要把大型的SoC進(jìn)行FPGA原型驗(yàn)證時,有時候會遇到一種情況,同樣的接口分兩組出去到不同的模塊,而這兩個模塊規(guī)模較大,...
賽靈思Verilog(FPGA/CPLD)設(shè)計(jì)技巧
以下是一個在設(shè)計(jì)中常犯的錯誤列表這些錯誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過所有的這些檢查 。
采用FPGA和兼容PCI Express的SERDES實(shí)現(xiàn)可擴(kuò)展交換接口控制器的設(shè)計(jì)
與傳統(tǒng)ASIC相比,F(xiàn)PGA和結(jié)構(gòu)化ASIC的優(yōu)勢在于重用靈活性高、上市時間快、性能佳而成本低。FPGA和專用的IP模塊可用于現(xiàn)有的商用Advanced...
設(shè)計(jì)中用了個localparam,定義某個參數(shù),想在tb中修改這個localparam的值,除了就是例化的時候引入進(jìn)去,還有啥辦法可以修改這個值?for...
"FPGA的優(yōu)勢加上實(shí)時信號處理功能,有助于提高測試速度。 同時,F(xiàn)PGA編程的靈活性可以快速響應(yīng)新協(xié)議的測試需求。"- Chun Zhang, Ins...
FPGA已成為現(xiàn)今的技術(shù)熱點(diǎn)之一,無論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識呢?下面我們慢慢道來。 (一) ...
如何在FPGA內(nèi)實(shí)現(xiàn)最佳化車用MCU設(shè)計(jì)方案?
下一代汽車電子系統(tǒng)需要高度專用、成本最佳化的元件以滿足市場需求。傳統(tǒng)MCU針對特殊應(yīng)用而設(shè)計(jì)的作法已不再適用,最佳化車用MCU設(shè)計(jì)方案由此誕生...
采用可編程邏輯器件的譯碼器優(yōu)化實(shí)現(xiàn)方案
由于卷積碼優(yōu)良的性能,被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動通信中。卷積碼有三種譯碼方法:門限譯碼、概率譯碼和Viterbi算法,其中Viter...
隨著物聯(lián)網(wǎng)、機(jī)器人、無人機(jī)、可穿戴/植入設(shè)備等低功耗便攜式設(shè)備越來越普及,超低功耗SoC芯片技術(shù)也面臨著越來越大的挑戰(zhàn)。為了降低這些SoC芯片的功耗,人...
2022-12-21 標(biāo)簽:fpga機(jī)器人物聯(lián)網(wǎng) 1.5k 0
如何在數(shù)據(jù)中心部署深維FPGA+CPU圖像處理解決方案
針對私有云部署,架構(gòu)基于視頻加速卡的硬件環(huán)境,服務(wù)器上層相應(yīng)的操作系統(tǒng)以及虛擬化處理相結(jié)合,覆蓋賽靈思驅(qū)動層、管理層工具等部分。
由于定點(diǎn)的四則運(yùn)算比較簡單,如加減法只要注意符號擴(kuò)展,小數(shù)點(diǎn)對齊等問題即可。在本文中,運(yùn)用在前一節(jié)中描述的自定義浮點(diǎn)格式FPGA中數(shù)的表示方法(下),完...
鋯石FPGA A4_Nano開發(fā)板視頻:寄存器與計(jì)數(shù)器
計(jì)數(shù)器就是實(shí)現(xiàn)這種運(yùn)算的邏輯電路,計(jì)數(shù)器在數(shù)字系統(tǒng)中主要是對脈沖的個數(shù)進(jìn)行計(jì)數(shù),以實(shí)現(xiàn)測量、計(jì)數(shù)和控制的功能,同時兼有分頻功能,計(jì)數(shù)器是由基本的計(jì)數(shù)單元...
2019-09-29 標(biāo)簽:fpga寄存器計(jì)數(shù)器 1.5k 0
您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常,但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時,它開始出錯。您檢查自己的測試平臺...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |