完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12962個(gè) 瀏覽:637184次 帖子:8006個(gè)
關(guān)于FPGA設(shè)計(jì)中多時(shí)鐘域和異步信號(hào)處理有關(guān)的問題
當(dāng)這些時(shí)鐘一啟動(dòng),它們之間存在一個(gè)固定的相位關(guān)系,如此可以避免任何建立時(shí)間和保持時(shí)間違規(guī)。只要時(shí)鐘沒有漂移,就沒有任何時(shí)序違規(guī)出現(xiàn),并且器件會(huì)如預(yù)想那樣工作。
基于FPGA系統(tǒng)Register和Memory的復(fù)位
首先我們的FPGA系統(tǒng)中有個(gè)feature是需要memory存儲(chǔ)一些配置條件,這個(gè)配置條件是軟件寫下來的。
在FPGA開發(fā)中盡量避免全局復(fù)位的使用?(2)
在Xilinx 的FPGA器件中,全局的復(fù)位/置位信號(hào)(Global Set/Reset (GSR))(可以通過全局復(fù)位管腳引入)是幾乎絕對可靠的,因?yàn)?..
2017-02-11 標(biāo)簽:FPGA 1.3k 0
為了確?,F(xiàn)代汽車中各種系統(tǒng)的功能運(yùn)轉(zhuǎn)正常,必須對元器件提出可靠性數(shù)據(jù)的要求。雖然人們掌握元器件可靠性的大部分原理,但是,在選擇可編程邏輯器件如FPGA的...
FPGA SoM在無線電視系統(tǒng)中的應(yīng)用
無線電視系統(tǒng)的設(shè)計(jì)依賴于一些關(guān)鍵的技術(shù)和構(gòu)建模塊。FPGA技術(shù)可以在無線電視應(yīng)用中發(fā)揮重要作用
FPGA加速器支撐ChatGPT類大語言模型創(chuàng)新
作者:Bill Jenkins,Achronix人工智能/機(jī)器學(xué)習(xí)產(chǎn)品營銷總監(jiān) 探索FPGA加速語言模型如何通過更快的推理、更低的延遲和更好的語言理解來...
運(yùn)用 FPGA可以實(shí)現(xiàn)板機(jī)調(diào)試、代碼仿真與其他有關(guān)的設(shè)計(jì)操作,確保當(dāng)前的代碼編寫方式以及設(shè)計(jì)方案都能符合特定的設(shè)計(jì)需求。 除此以外,關(guān)于設(shè)計(jì)算法應(yīng)當(dāng)將合...
基于FPGA的CRC校驗(yàn)碼生成器設(shè)計(jì)
所有二進(jìn)制數(shù)均被表示為一個(gè)多項(xiàng)式,x僅是碼元位置的標(biāo)記,因此我們并不關(guān)心x的取值,稱之為碼多項(xiàng)式。(我沒研究過CRC代數(shù)推理過程,沒體會(huì)到用多項(xiàng)式計(jì)算的...
2022-11-16 標(biāo)簽:fpgaCRC校驗(yàn)生成器 1.3k 0
FPGA版通用圖形處理架構(gòu)創(chuàng)新解決方案
ThunderGP是基于HLS的開源通用圖形處理框架,支持Vitis和SDAccel開發(fā)環(huán)境,適用于U50、U200、U250和VCU1525等Xili...
用 FPGA 技術(shù)更新傳統(tǒng)系統(tǒng)是許多嵌入式系統(tǒng)設(shè)計(jì)人員都知道的場景。但現(xiàn)有設(shè)計(jì)確實(shí)需要更新,這其中就包括連接互聯(lián)網(wǎng)、 IoT等。當(dāng)然,我們也需要進(jìn)一步增...
2023-08-09 標(biāo)簽:處理器fpga嵌入式系統(tǒng) 1.3k 0
萊迪思半導(dǎo)體公司宣布將于1月8日至11日在消費(fèi)電子展上展示一款符合MIPI標(biāo)準(zhǔn)CSI-2(攝像機(jī)串行接口2)的圖像傳感器橋接參考設(shè)計(jì)。
采用DSPBuilder開發(fā)工具實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)
數(shù)字濾波器實(shí)際上是一個(gè)采用有限精度算法實(shí)現(xiàn)的線性非時(shí)變離散系統(tǒng),它的設(shè)計(jì)步驟為先根據(jù)需要確定其性能指標(biāo),設(shè)計(jì)一個(gè)系統(tǒng)函數(shù)H(z)逼近所需要的技術(shù)指標(biāo),最...
7 50T 入門級(jí)FPGA評(píng)估套件上手評(píng)測
FPGA即現(xiàn)場可編程門陣列,屬于可編程邏輯器件的一種。隨著工藝的進(jìn)步和EDA設(shè)計(jì)工具的不斷發(fā)展,F(xiàn)PGA的門檻(學(xué)習(xí)成本和價(jià)格成本)也越來越低,目前已經(jīng)...
基于 FPGA 的目標(biāo)檢測網(wǎng)絡(luò)加速電路設(shè)計(jì)
目前主流的目標(biāo)檢測算法都是用CNN來提取數(shù)據(jù)特征,而CNN的計(jì)算復(fù)雜度比傳統(tǒng)算 法高出很多。同時(shí)隨著CNN不斷提高的精度,其網(wǎng)絡(luò)深度與參數(shù)的數(shù)量也在飛快...
2023-01-29 標(biāo)簽:fpga 1.3k 0
串行Flash的特點(diǎn)是占用管腳比較少,作為系統(tǒng)的數(shù)據(jù)存貯非常合適,一般都是采用串行外設(shè)接口(SPI 總線接口)。Flash 存貯器與EEPROM根本不同...
在代碼編寫完畢后,需要借助于測試平臺(tái)來驗(yàn)證所設(shè)計(jì)的模塊是否滿足要求。ISE 提供了兩種測試平臺(tái)的建立方法,一種是使用HDL Bencher 的圖形化波形...
FPGA入門學(xué)習(xí)網(wǎng)絡(luò)講座: “柏氏”7步FPGA快速入門學(xué)習(xí)法
當(dāng)我們需要進(jìn)行計(jì)算時(shí),通常會(huì)選擇使用基于指令的架構(gòu),比如中央處理器(CPU)或圖形處理器(GPU),編寫適用于這些架構(gòu)的軟件程序。這些架構(gòu)是通用的,可以...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |