完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
文章：12962個 瀏覽：637184次 帖子：8006個
不同的用戶可能需要不同容量的RAM來構(gòu)建他們的特定應(yīng)用。所以FGPA底層的RAM基塊大小就是一個有意思的話題。如果太大，則不夠靈活，難以滿足小容量的應(yīng)用...
基于NIOS處理器實現(xiàn)A/D數(shù)據(jù)采集電路的控制接口邏輯設(shè)計
在FPGA系統(tǒng)中，實現(xiàn)對外部A/D數(shù)據(jù)采集電路的控制接口邏輯，由于其邏輯功能不是很復(fù)雜，因此可采用自定義的方式。采用這種方法進(jìn)行設(shè)計有兩種途徑。①從軟件...
2020-04-11 標(biāo)簽：處理器fpga數(shù)據(jù)采集 1.2k 0
基于可編輯邏輯器件實現(xiàn)IEEE 802.11協(xié)議幀生成器的應(yīng)用方案
IEEE 802.11標(biāo)準(zhǔn)定義了能夠統(tǒng)籌所有基于以太網(wǎng)的無線通信的協(xié)議。它是迄今為止最流行的無線局域網(wǎng)的標(biāo)準(zhǔn)。這個標(biāo)準(zhǔn)還細(xì)分了一些子標(biāo)準(zhǔn)， 如802.1...
Achronix公司將推出專注AI機(jī)器學(xué)習(xí)和高帶寬應(yīng)用突破性FPGA的說明
Achronix公司是一家成立于2004的私有企業(yè)，專門提供高性能現(xiàn)場可編程邏輯門陣列（FPGA）解決方案和支持性設(shè)計工具。在設(shè)計、制造、交付和支持基于...
2019-06-09 標(biāo)簽：FPGAAI機(jī)器學(xué)習(xí) 1.2k 0
相比CPU、GPU、ASIC，F(xiàn)PGA的優(yōu)勢
通用處理器（CPU）的摩爾定律已入暮年，而機(jī)器學(xué)習(xí)和 Web 服務(wù)的規(guī)模卻在指數(shù)級增長。 人們使用定制硬件來加速常見的計算任務(wù)，然而日新月異的行業(yè)又要求...
UART（Universal Asynchronous Receiver Transmitter通用異步收發(fā)器）是一種應(yīng)用廣泛的短距離串行傳輸接口。常常...
以嵌入式DSP模塊和FPGA構(gòu)架為基礎(chǔ)的提高無線信號處理性能的子系統(tǒng)設(shè)計
您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處
自從幾十年前首次推出FPGA 以來，每種新架構(gòu)都繼續(xù)在采用按位（bit-wise）的布線 結(jié)構(gòu)。 雖然這種方法一直是成功的，但是隨著高速通信標(biāo)準(zhǔn)的興起，...
在FPGA設(shè)計中，我們經(jīng)常會碰到這樣的情形：從快時鐘域到慢時鐘域完成位寬轉(zhuǎn)換，這時，這兩個時鐘是同步的。例如：源時鐘是400MHz，數(shù)據(jù)位寬為4；目的時...
2023-09-07 標(biāo)簽：fpgaFPGA設(shè)計寄存器 1.2k 0
掩膜成本升高和日漸增加的最小批量要求是當(dāng)前半導(dǎo)體業(yè)界的兩種趨勢，使FPGA比與其競爭的ASIC具有更高成本效益。這兩種趨勢還使得FPGA的市場份額，及以...
基于傳統(tǒng)嵌入式技術(shù)和FPGA技術(shù)實現(xiàn)掌紋鑒別系統(tǒng)的方案設(shè)計
Nlos是Altera公司推出的一款采用流水線技術(shù)、單指令流的32位RISC軟核處理器，并針對Altera公司的可編程邏輯器件和片上可編程系統(tǒng)的思想做了...
除了芯片性能外，GPU相對于FPGA還有一個優(yōu)勢就是內(nèi)存接口。GPU的內(nèi)存接口（傳統(tǒng)的GDDR，最近更是用上了HBM和HBM2）的帶寬遠(yuǎn)好于FPGA的傳...
FPGA技術(shù)允許在靈活的設(shè)計環(huán)境內(nèi)開發(fā)特別的硬件結(jié)構(gòu)。相比微處理器和DSP處理器的標(biāo)準(zhǔn)結(jié)構(gòu)來說，F(xiàn)PGA的這項特點給設(shè)計者有了很大的自由度，這是因為它能...
2017-02-11 標(biāo)簽：FPGA電流控制器交流電機(jī)驅(qū)動器 1.2k 0
在易靈思的器件上接收LVDS一般采用PLL接收，通過PLL產(chǎn)生兩個時鐘，一個是fast_clk，一個是slow_clk,分別用于處理串行數(shù)據(jù)和并行數(shù)據(jù)。...
高速數(shù)字轉(zhuǎn)換器與FPGA開發(fā)電路指南
高速轉(zhuǎn)換器三種最常用的數(shù)字輸出是互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）、低壓差分信號（LVDS）和電流模式邏輯（CML）。
2015-02-04 標(biāo)簽：FPGAMCU轉(zhuǎn)換器 1.2k 0
基于FPGA進(jìn)行DNN設(shè)計的經(jīng)驗總結(jié)
DNN中應(yīng)用最廣泛的是CNN和RNN，CNN是一種卷積網(wǎng)絡(luò)，在圖片識別分類中用的較多，RNN可以處理時間序列的信息，比如視頻識別和語音識別。
2024-04-07 標(biāo)簽：FPGAcpu神經(jīng)網(wǎng)絡(luò) 1.2k 0
不同的用戶可能需要不同容量的RAM來構(gòu)建他們的特定應(yīng)用。所以FGPA底層的RAM基塊大小就是一個有意思的話題。
基于Verilog HDL的FPGA圖像濾波處理仿真實現(xiàn)
注意這里的A是double類型的，直接進(jìn)行imshow會全白，要轉(zhuǎn)化到0-1：A=A./255，或者把double類型轉(zhuǎn)化為整形。
FPGA是由電路編程的芯片，支持“仿真”該電路。這種仿真的運行速度比使用ASIC實現(xiàn)的實際電路運行速度慢--它的時鐘頻率更慢，使用更多的功率，但它可以每...
2022-12-15 標(biāo)簽：fpga數(shù)據(jù)中心 1.2k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 長沙勒克斯教育咨詢有限公司
湖南省長沙市開福區(qū)月湖街道匍園路20號聚恒科技園1棟2301-1房
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023036445號-105-1
