完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個(gè) 瀏覽:637485次 帖子:8006個(gè)
Verilog進(jìn)行組合邏輯設(shè)計(jì)時(shí)有哪些注意事項(xiàng)
一、邏輯設(shè)計(jì) (1)組合邏輯設(shè)計(jì) 下面是一些用Verilog進(jìn)行組合邏輯設(shè)計(jì)時(shí)的一些注意事項(xiàng): ①組合邏輯可以得到兩種常用的RTL 級(jí)描述方式。第一種是...
疫情爆發(fā),加劇“缺芯潮” 近日,據(jù)中國(guó)臺(tái)灣《經(jīng)濟(jì)日?qǐng)?bào)》消息稱,中國(guó)臺(tái)灣半導(dǎo)體封測(cè)大廠京元電子(King Yuan Electronics)竹南廠發(fā)生聚集...
ADI公司和Keysight合作加快O-RAN解決方案開發(fā)
Analog Devices和Keysight Technologies, Inc.今日宣布雙方合作,以加快Open RAN無(wú)線電單元(O-RU)的網(wǎng)絡(luò)...
2021-06-22 標(biāo)簽:fpgaadi無(wú)線電網(wǎng)絡(luò) 5.4k 0
Achronix半導(dǎo)體公司宣布參加IoT和5G全球大會(huì)
Achronix半導(dǎo)體公司日前宣布將參加由知名行業(yè)媒體EETimes主辦的IoT和5G全球大會(huì)(IoT and 5G World)。作為高性能現(xiàn)場(chǎng)可編程...
淺談Verilog-95、Verilog-2001與System Verilog之間的區(qū)別
發(fā)展歷史 1984年,Verilog開始作為一種專用的硬件建模語(yǔ)言使用,取得了相當(dāng)大的成功。1990年,Cadence Design Systems公司...
淺析Vivado在非工程模式下的FPGA設(shè)計(jì)流程
參考:UG892 UG835 Vivado集成開發(fā)工具為設(shè)計(jì)者提供了非工程模式下的FPGA設(shè)計(jì)流程。在Vivado非工程模式下,F(xiàn)PGA開發(fā)人員可以更加...
ARM+FPGA架構(gòu)有什么優(yōu)勢(shì)?
M7015核心板擁有ARM處理器的軟件可編程性與FPGA的硬件可編程性,不僅實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)分析、網(wǎng)絡(luò)通訊、多媒體顯示等功能,還支持?jǐn)?shù)據(jù)并行采集,圖像高速采...
高速信號(hào)處理時(shí)片間信號(hào)傳輸?shù)撵o態(tài)時(shí)許分析
之前做的一個(gè)超寬帶非均勻采樣系統(tǒng)中遇到的一些問(wèn)題,雖然本文所述方法并未實(shí)際用到并解決遇到的問(wèn)題,但也是給了很大的啟發(fā)和參考,所以今天專門整理出來(lái)作為備忘...
FPGA以其強(qiáng)大的靈活性和適應(yīng)性見長(zhǎng)。系統(tǒng)設(shè)計(jì)師在設(shè)計(jì)大容量復(fù)雜應(yīng)用時(shí),越來(lái)越多的考慮使用SoC中集成FPGA方案來(lái)減小功耗并提高性能。 將FPGA集成...
如何用ZCU106來(lái)實(shí)現(xiàn)PL PCIE Tandem PROM功能
根據(jù)PCIE規(guī)范對(duì)設(shè)備的要求是PERST# must deassert 100 ms after the power good of the syste...
教你們?cè)趺丛O(shè)置或獲取BITSTREAM屬性信息
首先我們看一下如何在Vivado下設(shè)置BITSTREAM配置信息。這可以在綜合之后進(jìn)行。借助如下操作: 打開綜合后的設(shè)計(jì) 依次點(diǎn)擊Tools-》 Edi...
剖析具有挑戰(zhàn)性的設(shè)計(jì)時(shí)鐘方案
時(shí)鐘設(shè)計(jì)方案在復(fù)雜的FPGA設(shè)計(jì)中,設(shè)計(jì)時(shí)鐘方案是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。設(shè)計(jì)者需要很好地掌握目標(biāo)器件所能提供的時(shí)鐘資源及它們的限制,需要了解不同設(shè)計(jì)技術(shù)...
2021-06-17 標(biāo)簽:fpga寄存器數(shù)據(jù) 2.5k 0
從非常宏觀的角度來(lái)看,芯片可以分成數(shù)字芯片和模擬芯片兩個(gè)大類。我之前寫過(guò)的幾乎所有和芯片相關(guān)的內(nèi)容都是和數(shù)字芯片相關(guān)的,比如FPGA、CPU、GPU等等...
模型復(fù)雜性日益增加,AI優(yōu)化的硬件隨之出現(xiàn)
人工智能(AI)模型的規(guī)模和復(fù)雜度以每年大約 10 倍的速度不斷增加,AI 解決方案提供商面臨著巨大的壓力,他們必須縮短產(chǎn)品上市時(shí)間,提高性能,快速適應(yīng)...
近年來(lái),伴隨國(guó)內(nèi)芯片市場(chǎng)迅猛發(fā)展,芯片的驗(yàn)證、仿真、測(cè)試需求也隨之增大,且復(fù)雜度大大提升。在此情況下,國(guó)內(nèi)市場(chǎng)大規(guī)模芯片驗(yàn)證平臺(tái)短缺以及性能不足的問(wèn)題日...
如何在Vivado下設(shè)置BITSTREAM配置信息
首先我們看一下如何在Vivado下設(shè)置BITSTREAM配置信息。這可以在綜合之后進(jìn)行。借助如下操作: 打開綜合后的設(shè)計(jì) 依次點(diǎn)擊Tools-》 Edi...
投影儀用微型顯示器可分為液晶顯示技術(shù)和其他顯示技術(shù)。液晶顯示技術(shù)有反射和透射兩種模式??SONY公司有一條SXRD? 和BrightEra? 兩種液晶顯...
開發(fā)加速程序前如何正確設(shè)計(jì)程序架構(gòu)?
在開發(fā)一個(gè)加速程序的之前,有一個(gè)很重要的步驟:正確設(shè)計(jì)程序架構(gòu)。開發(fā)人員需要明確軟件應(yīng)用程序中哪一部分是需要硬件加速的,并且它多少的并行量,以保證硬件加...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |