完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個(gè) 瀏覽:637468次 帖子:8006個(gè)
電機(jī)在現(xiàn)代生活中扮演著重要角色。出于對(duì)安全、成本及效率的考慮,工程師——尤其是混合電動(dòng)力汽車(HEV)工程師——往往希望在特定的真實(shí)環(huán)境下通過仿真電機(jī)...
LabVIEW FPGA開發(fā)PWM接口基礎(chǔ)應(yīng)用教程
開發(fā)和測(cè)試汽車電子、航空電子設(shè)備及數(shù)字傳感器的工程師和設(shè)計(jì)師們,經(jīng)常需要測(cè)量和模擬設(shè)備所產(chǎn)生的脈沖寬度調(diào)制(Pulse Width Modulation...
儀器驅(qū)動(dòng)的FPGA擴(kuò)展介紹與實(shí)例應(yīng)用
儀器驅(qū)動(dòng)的FPGA擴(kuò)展彌合了開放式FPGA非并行靈活性和標(biāo)準(zhǔn)儀器驅(qū)動(dòng)兼容性之間的代溝。通過儀器驅(qū)動(dòng)的FPGA擴(kuò)展,您將能夠以非常簡(jiǎn)便的方法同時(shí)實(shí)現(xiàn)這兩個(gè)...
2017-11-18 標(biāo)簽:fpga 1.5k 0
FPGA技術(shù)在車載測(cè)試中的應(yīng)用以確保車輛的質(zhì)量、可靠性和安全性
汽車在出廠之前,從研發(fā)設(shè)計(jì)到整車下線要經(jīng)過嚴(yán)格的檢測(cè),以確保產(chǎn)品的質(zhì)量和各分系統(tǒng)工作的可靠性和安全性。隨著汽車電子技術(shù)的發(fā)展,測(cè)試項(xiàng)目和要求也越來越多,...
2017-11-18 標(biāo)簽:fpga車載系統(tǒng) 6.3k 0
基于FPGA的SATAll協(xié)議結(jié)構(gòu)層中的物理層設(shè)計(jì)與實(shí)現(xiàn)
SATA作為一種高速串行, 點(diǎn)對(duì)點(diǎn)傳輸?shù)挠脖P接口, 已取代了IDE 硬盤接口。 目前在硬盤中使用較為普遍的是 SATAII 和SATAIII, 其線速率...
在NI VeriStand環(huán)境中進(jìn)行FPGA相關(guān)配置
本文主要介紹了用戶如何在NI VeriStand環(huán)境中進(jìn)行基于FPGA的相關(guān)配置。并以使用7851R輸出PWM波為例,敘述了在VeriStand 201...
可配置FFT IP核的實(shí)現(xiàn)及基礎(chǔ)教程
針對(duì)FFT算法基于FPGA實(shí)現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實(shí)現(xiàn)了蝶形運(yùn)算和4k點(diǎn)FFT的輸入點(diǎn)數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Ve...
基于FPCA可編程邏輯技術(shù)的時(shí)鐘恢復(fù)技術(shù)與系統(tǒng)同步詳解及應(yīng)用
隨著石油勘探的發(fā)展,在地震勘探儀器中越來越需要高精度的同步技術(shù)來支持高效采集?;谶@種目的,采用FPGA技術(shù)設(shè)計(jì)了一種時(shí)鐘恢復(fù)以及系統(tǒng)同步方案,并完成了...
2017-11-18 標(biāo)簽:fpgaPCB設(shè)計(jì)時(shí)鐘 2.1k 0
Xilinx 7系列設(shè)備和NI cRIO-9068控制器創(chuàng)新詳解
Robert Bielby—Xilinx公司策略市場(chǎng)和業(yè)務(wù)規(guī)劃高級(jí)總監(jiān) 新的NI cRIO-9068可重配置機(jī)箱和NI PXIe-7975R NI Fl...
新版LabVIEW FPGA從三個(gè)方面優(yōu)化你的測(cè)試系統(tǒng)設(shè)計(jì)
龐大的IP庫、高逼真模擬器,以及更加方便的調(diào)試使新型LabVIEW FPGA完美滿足復(fù)雜現(xiàn)代設(shè)備的要求。 從低等待時(shí)間的被測(cè)設(shè)備(DUT)控制一直到高性...
RIO架構(gòu)中的FPGA硬件應(yīng)用與案例分析
你曾經(jīng)使用過的傳統(tǒng)PLC有沒有這樣的情況:控制循環(huán)運(yùn)行得不夠快,或者想自定義對(duì)執(zhí)行器和傳感器的數(shù)字接口幾乎也是不可能的事?NI可編程自動(dòng)化控制器如Com...
基于FPGA 實(shí)現(xiàn)TDR-LTE 系統(tǒng)的ReedR-Muller 譯碼及其介紹
主要基于FPGA 實(shí)現(xiàn)TDR-LTE 系統(tǒng)中的ReedR-Muller 譯碼,包括Reed-Muller 譯碼的介紹、方案的構(gòu)成、FPGA 實(shí)現(xiàn)流程、以...
基于FPGA的硬件加速器的FIR流水結(jié)構(gòu)濾波器實(shí)現(xiàn)、設(shè)計(jì)及驗(yàn)證
摘要:有限沖擊響應(yīng)(FIR)濾波器是數(shù)字通信系統(tǒng)中常用的基本模塊。文章設(shè)計(jì)了一種流水結(jié)構(gòu)的FIR濾波器,通過FPGA對(duì)其進(jìn)行硬什加速控制。仿真結(jié)果驗(yàn)證了...
頻譜監(jiān)測(cè)與信號(hào)智能系統(tǒng)的系統(tǒng)組件詳解
頻譜監(jiān)測(cè)和信號(hào)智能涉及使用工具和技術(shù)來分析無線電頻譜。頻譜監(jiān)測(cè)為用戶、監(jiān)管機(jī)構(gòu)及情報(bào)小組提供了關(guān)于頻譜正在如何被使用的有用信息。從監(jiān)管的角度來看,頻譜監(jiān)...
FPGA VI或程序生成規(guī)范的引用的基礎(chǔ)教程
主VI可用于與運(yùn)行在FPGA終端上的FPGA VI或位文件通信。主VI可運(yùn)行在計(jì)算機(jī)上或RT終端上。每個(gè)主VI必須打開運(yùn)行在FPGA終端上的FPGA V...
FPGA中主控VI等待和確認(rèn)信號(hào)終端與等待和確認(rèn)多個(gè)中斷步驟教程
某些FPGA終端允許通過FPGA VI生成中斷以通知主控VI事件。例如,數(shù)據(jù)已準(zhǔn)備好、產(chǎn)生錯(cuò)誤或任務(wù)完成。如要判定終端是否支持中斷,請(qǐng)?jiān)L問FPGA終端屬...
采用流水線進(jìn)行FPGA VI吞吐量?jī)?yōu)化設(shè)計(jì)
流水線是一種可用于增強(qiáng)FPGA VI吞吐量的技術(shù)。在流水線設(shè)計(jì)中,用戶可利用FPGA的并行處理功能提高順序代碼的有效性。如要實(shí)現(xiàn)流水線,必須將代碼拆分為...
現(xiàn)在的大多數(shù)儀器通過將封閉式FPGA與固定固件相結(jié)合來實(shí)現(xiàn)儀器的各種功能。如果您看過一個(gè)拆解后的示波器,您可能已經(jīng)看過里面的FPGA。 FPGA提高了測(cè)...
底層FPGA實(shí)現(xiàn)的簡(jiǎn)要概述
每個(gè)FPGA芯片(FPGA)是由有限個(gè)帶有可編程連接預(yù)定義資源組成。這些互連資源通過LabVIEW FPGA模塊實(shí)現(xiàn)用戶設(shè)計(jì)的數(shù)字電路。用戶創(chuàng)建FPGA...
集成Xilinx內(nèi)核生成器IP至FPGA VI詳細(xì)步驟
LabVIEW使用IP集成節(jié)點(diǎn)方便的整合Xilinx內(nèi)核生成IP至FPGA VI。按照下列步驟添加Xilinx內(nèi)核生成器IP至FPGA VI。 1、在支...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |