芯片設(shè)計五部曲之?dāng)?shù)字IC設(shè)計

這一階段可分為邏輯綜合、形式驗證、門級仿真、ATPG驗證等業(yè)務(wù)場景。 數(shù)字中端呈現(xiàn)單、多任務(wù)混合的特點，因為計算的輸入數(shù)據(jù)中包含門延遲信息，輸入數(shù)據(jù)變多...

2023-02-17 標(biāo)簽：cpuIC設(shè)計gpu 2.2k 0

數(shù)字IC設(shè)計要點解析

當(dāng)聲音變大或變小了，模擬信號都會跟著變化，所以模擬信號有無數(shù)種狀態(tài)。狀態(tài)之間微妙的差異，需要人的經(jīng)驗判斷，有點玄學(xué)的成分。

2023-02-13 標(biāo)簽：模擬ICIC設(shè)計EDA工具 2.1k 0

淺談IC設(shè)計/驗證中ChatGPT的應(yīng)用

寫一個perl腳本，文件名叫test.pl，查找當(dāng)前目錄下包含“abc”字符串的文件，將這些文件備份，備份名稱為在原名稱后加“_bak”。

2023-02-10 標(biāo)簽：IC設(shè)計OpenAIChatGPT 1.7k 0

濕法和干法刻蝕圖形化的刻蝕過程討論

刻蝕是移除晶圓表面材料，達到IC設(shè)計要求的一種工藝過程?？涛g有兩種:一種為圖形 化刻蝕，這種刻蝕能將指定區(qū)域的材料去除，如將光刻膠或光刻版上的圖形轉(zhuǎn)移到...

2023-02-01 標(biāo)簽：MOSFETIC設(shè)計CMOS芯片 4.4k 0

IC設(shè)計工程師需要具備的知識架構(gòu)

作為一個真正合格的數(shù)字IC設(shè)計工程師，你永遠都需要去不斷學(xué)習(xí)更加先進的知識和技術(shù)。因此，這里列出來的技能永遠都不會是完整的。我盡量每年都對這個列表進行一...

2023-01-21 標(biāo)簽：IC設(shè)計Verilogvhdl 1.9k 0

芯片設(shè)計之模擬IC設(shè)計全流程分析

　射頻芯片作為模擬電路王冠上的明珠，一直被認為是芯片設(shè)計中的“華山之巔”。一方面因為射頻電路的物理形狀和周圍介質(zhì)分布會對射頻信號的傳輸造成很大影響。

2023-01-09 標(biāo)簽：模擬ICIC設(shè)計芯片設(shè)計 8.1k 0

詳解Spyglass使用(一)

作為IC設(shè)計人員，熟練掌握數(shù)字前端語法檢查工具Spyglass的重要性不言而喻，本文手把手教你學(xué)習(xí)Spyglass工具。

2022-12-28 標(biāo)簽：IC設(shè)計軟件檢查工具 8.9k 0

IC設(shè)計接口信號描述規(guī)范

在芯片設(shè)計過程中，模塊接口信號的描述是一件非常重要的事情，好的描述既能夠方便他人理解，又能夠及時發(fā)現(xiàn)問題。比如說，互聯(lián)信號描述互相檢查的時候能夠及時發(fā)現(xiàn)...

2022-12-26 標(biāo)簽：IC設(shè)計接口信號 823 0

3D-IC設(shè)計之系統(tǒng)級版圖原理圖一致性檢查

隨著芯片工藝尺寸的縮小趨于飽和或停滯，設(shè)計師們現(xiàn)在專注于通過 3D-IC 異構(gòu)封裝，在芯片所在平面之外的三維空間中構(gòu)建系統(tǒng)。3D-IC 異構(gòu)封裝結(jié)構(gòu)可能...

2022-12-09 標(biāo)簽：原理圖IC3D 5.9k 0

什么是門控時鐘？如何生成門控時鐘？

由于門控時鐘邏輯具有一定的開銷，因此數(shù)據(jù)寬度過小不適合做clockgating。一般情況下，數(shù)據(jù)寬度大于8比特時建議采用門控時鐘。

2022-12-05 標(biāo)簽：IC設(shè)計門控時鐘 4k 0

淺談Perl在IC設(shè)計中的運用

Perl腳本能夠高效批量化操作，降低錯誤率，提高效率。如批量生成verilog代碼，快速生成仿真testbench，verilog代碼的自動對齊，mod...

2022-11-14 標(biāo)簽：IC設(shè)計 2.1k 0

VCD/FSDB/SHM/VPD波形dump的方法

仿真是IC設(shè)計不可或缺的重要步聚，其中仿真波形是debug的必要條件。今天簡要介紹下一下幾種波形文件VCD/FSDB /SHM/VPD的dump方法。

2022-11-11 標(biāo)簽：IC設(shè)計VCDdump 2.0萬 0

芯片IC設(shè)計開發(fā)流程：前端設(shè)計和后端設(shè)計階段

這是一個關(guān)于系統(tǒng)構(gòu)成和芯片架構(gòu)的高層次描達文件，涉及芯片的高層次操作、引腳分配與定義、軟件編程模型、可測性、寄存器定義以及應(yīng)用模型等。

2022-11-10 標(biāo)簽：fpgaIC設(shè)計 1.6萬 0

IC設(shè)計知識點：verilog定位手段之關(guān)鍵信號統(tǒng)計

在IC設(shè)計中，進行需要對關(guān)鍵信號的特定狀態(tài)進行計數(shù)，方便debug時進行狀態(tài)判斷。如對流控、反壓等信號進行計數(shù)。有時候需要進行判斷，是高電平計數(shù)還是低電平計數(shù)。

2022-10-31 標(biāo)簽：IC設(shè)計Verilog 1.7k 0

是否有一種最佳的方法來進行封裝內(nèi)的Die測試以減少測試時間

在IC設(shè)計的大部分歷史中，一個封裝中都只有一個Die，或者是多芯片模塊(MCM)。

2022-10-27 標(biāo)簽：IC設(shè)計MCMtap 3.3k 0

什么是芯片反向設(shè)計？

芯片反向工程的意義：現(xiàn)代IC產(chǎn)業(yè)的市場競爭十分激烈，所有產(chǎn)品都是日新月異，使得各IC設(shè)計公司必須不斷研發(fā)新產(chǎn)品，維持自身企業(yè)的競爭力。IC設(shè)計公司常常要...

2022-10-18 標(biāo)簽：IC設(shè)計 1.5k 0

一文解析IC設(shè)計全工程生產(chǎn)制造

芯片板級調(diào)試bs. eeto. a ●功能調(diào)試 -功能列表、功能確認、兼容性 ● 指標(biāo)測量 -功耗、頻率、參數(shù) ●驅(qū)動調(diào)試 -編程指南 ...

2022-10-13 標(biāo)簽：fpgaIC設(shè)計 689 0

2.5 D和3D IC如何進行單個裸片測試

在 IC 設(shè)計的大部分歷史中，我們在一個封裝中使用了一個芯片，以及多芯片模塊 (MCM)。對于具有多個裸片的 2.5D 和 3D IC，您如何進行單個裸...

2022-10-12 標(biāo)簽：IC設(shè)計JTAG 2.1k 0

IC設(shè)計錯誤案例分析

如下所示，信號a取反賦值給信號b，底層邏輯是，如果a位寬少于b位寬，則a先高位補0，再進行取反，最后賦值給b。

2022-09-26 標(biāo)簽：IC設(shè)計VCS 1.9k 0

3D IC制造技術(shù)已成主流，異構(gòu)3D IC還有待進步

多年來，3D IC技術(shù)已從初始階段發(fā)展成為一種成熟的主流制造技術(shù)。EDA行業(yè)引入了許多工具和技術(shù)來幫助設(shè)計采用3D IC路徑的產(chǎn)品。最近，復(fù)雜的SoC實...

2022-09-16 標(biāo)簽：集成電路IC設(shè)計eda 2k 0