完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1690個(gè) 瀏覽:131329次 帖子:5361個(gè)
Vision Components公司是智能相機(jī)領(lǐng)域的卓越企業(yè)之一。在1995年推出了VC11智能相機(jī),該智能相機(jī)是第一款適用工業(yè)應(yīng)用的智能相機(jī),將全新...
浪潮聯(lián)合Xilinx發(fā)布全球首款集成HBM2的FPGA AI加速卡F37X
浪潮聯(lián)合賽靈思宣布推出全球首款集成HBM2高速緩存的FPGA AI加速卡F37X,可在不到75W典型應(yīng)用功耗提供28.1TOPS的INT8計(jì)算性能和46...
Virtex-7 GTH 收發(fā)器對(duì)決 Altera Stratix V GX 收發(fā)器
Virtex-7 GTH 收發(fā)器與Altera Stratix V GX 收發(fā)器的功能對(duì)比情況
Xilinx的新一代設(shè)計(jì)套件Vivado中引入了全新的約束文件 XDC,在很多規(guī)則和技巧上都跟上一代產(chǎn)品 ISE 中支持的 UCF 大不相同,給使用者帶...
Xilinx DDR3控制器接口帶寬利用率測(cè)試(三)
描述:在此項(xiàng)測(cè)試中,每個(gè)Bank只訪問一次,接著依次訪問其它Bank。DDR3有限制在一定時(shí)間內(nèi)可以輸入的Bank打開指令個(gè)數(shù),即在一定時(shí)間內(nèi)只允許輸入...
Xilinx DSP解決方案- SysGen 8.1視頻教程
我們將一起從頭至尾復(fù)習(xí)一遍Xilinx DSP的整個(gè)設(shè)計(jì)流程。其中將討論各種設(shè)計(jì)技巧,包括黑盒子,HDL協(xié)同仿真,硬件協(xié)同仿真。看過下面的演示,您在半個(gè)...
AMD Xilinx U-Boot 2020.2啟動(dòng)失敗問題原因和解決辦法
最近有客戶反饋,U-Boot 2020.2 啟動(dòng)有問題
基于IBERT的GTX數(shù)據(jù)傳輸測(cè)試
本文介紹一個(gè)FPGA開源項(xiàng)目:基于IBERT的GTX數(shù)據(jù)傳輸測(cè)試。IBERT是指誤碼率測(cè)試,在Vivado軟件中,IBERT 7 Series GTX ...
2023-08-31 標(biāo)簽:fpga收發(fā)器數(shù)據(jù)傳輸 4.7k 0
Xilinx ZYNQ開發(fā)案例HelloWorld實(shí)驗(yàn)工程
前言: 使用的板子是zc702。用Vivado的IP核搭建最小系統(tǒng),包括ARM核(CPU xc7z020),DDR3(4×256M),一個(gè)UART串口(...
多用途軟件無線電系統(tǒng)的5G設(shè)計(jì)解決方案
本文旨在讓無線電工程師熟悉一種現(xiàn)成的多用途軟件無線電(COTS SDR)平臺(tái),該平臺(tái)可以縮短5G的開發(fā)時(shí)間。 COTS SDR傳統(tǒng)上一直用于軍用雷達(dá)和通...
Xilinx提供的手冊(cè)《ug1144-petalinux-tools-reference-guide_chn》,該文檔有說明petalinux版本支持的...
PlanetSpark推出基于Xilinx的AI邊緣計(jì)算盒子
憑借其包含的中間件和對(duì)許多常見外設(shè)和接口的支持,該產(chǎn)品可以幫助開發(fā)人員快速啟動(dòng)工業(yè)物聯(lián)網(wǎng)應(yīng)用、計(jì)算機(jī)視覺應(yīng)用和嵌入式視覺應(yīng)用。此外,它還可以與Plane...
Xilinx每一個(gè)FPGA都有一個(gè)獨(dú)特的ID,也就是Device DNA,這個(gè)ID相當(dāng)于我們的身份證,在FPGA芯片生產(chǎn)的時(shí)候就已經(jīng)寫死在芯片的eFus...
賽靈思的UltraScale架構(gòu) - 業(yè)界首款A(yù)SIC級(jí)可編程架構(gòu)
UltraScale是一款革命性創(chuàng)新型FPGA架構(gòu),用作類似于ASIC的設(shè)計(jì)方法,能幫助我們領(lǐng)先競(jìng)爭(zhēng)對(duì)手整整一代的水平。
賽靈思平臺(tái)開發(fā)高級(jí)副總裁 Victor Peng 暢談 Vivado
面向未來十年All Programmable,一個(gè)以IP及系統(tǒng)為中心的工具套件,把可編程系統(tǒng)的集成度和實(shí)現(xiàn)速度提升至原來的4倍。賽靈思公司(Xilinx...
【PlanAhead 13.1教程】Design Preservation
教您如使用PlanAhead 13.1進(jìn)行設(shè)計(jì)應(yīng)用,通過一個(gè)設(shè)計(jì)程序,來體驗(yàn)PlanAhead的功能強(qiáng)大
基于Xilinx FPGA 實(shí)現(xiàn)FFT算法的電力諧波檢測(cè)的設(shè)計(jì)方案詳解
基于FFT算法的電力系統(tǒng)諧波檢測(cè)裝置,大多采用DSP芯片設(shè)計(jì)。DSP芯片是采用哈佛結(jié)構(gòu)設(shè)計(jì)的一種CPU,運(yùn)算能力很強(qiáng),速度很快;但是其順序執(zhí)行的模式限...
用Virtex-7 HT器件 四步 完成CFP2光學(xué)模塊初始化
整個(gè)行業(yè)都在力求降低功耗和材料清單成本,同時(shí)增大典型面板上的可用光通量,這可通過使用尺寸更小速度更快的小型可插拔100G CFP2光學(xué)模塊來實(shí)現(xiàn)。
Getting Started with Vivado High-Level Synthesis
Xilinx公司講述:Getting Started with Vivado High-Level Synthesis
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |