完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1690個(gè) 瀏覽:131334次 帖子:5361個(gè)
流水線設(shè)計(jì)通??梢栽谝欢ǔ潭壬咸嵘到y(tǒng)的時(shí)鐘頻率,因此常常作為時(shí)序性能優(yōu)化的一種常用技巧。如果某個(gè)原本單個(gè)時(shí)鐘周期完成的邏輯功能塊可以進(jìn)一步細(xì)分為若干個(gè)...
ISE13.1調(diào)用Modelsim10.0出現(xiàn)的一點(diǎn)小問題及解決過(guò)程
在System Generator做了點(diǎn)仿真,驗(yàn)證成功之后,自動(dòng)生成了testbench文件,然后在ISE中打開生成的工程,調(diào)用Modelsim選擇be...
基于SoPC的嵌入式系統(tǒng)設(shè)計(jì)方法闡述
可編程片上系統(tǒng)( SoPC)是在可編程邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的一種靈活、高效的嵌入式系統(tǒng)設(shè)計(jì)解決方案,系統(tǒng)設(shè)計(jì)者可以從傳統(tǒng)的板級(jí)系統(tǒng)設(shè)計(jì)轉(zhuǎn)換到芯片級(jí)系...
2020-01-25 標(biāo)簽:sopc嵌入式系統(tǒng)Xilinx 2.4k 0
BittWare的XUPPL4主要性能和優(yōu)勢(shì)詳解
BittWare 的 XUPPL4 是一款基于 Xilinx Virtex UltraScale+ FPGA 的半高 PCIe x16 卡。UltraS...
2018-07-03 標(biāo)簽:xilinx 2.4k 0
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載36:Spartan
PlanAhead工具是Xilinx提供的一個(gè)集成的、可視化的FPGA設(shè)計(jì)工具,它可以被應(yīng)用于FPGA設(shè)計(jì)過(guò)程中的不同階段,常見的應(yīng)用包括用PlanAh...
基于Xilinx Virtex6 FPGA的通用軟件無(wú)線電平臺(tái)設(shè)計(jì)
近年來(lái)軟件無(wú)線電(SDR)得到了飛速的發(fā)展,在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項(xiàng)目背景是通過(guò)軟件無(wú)線電方式實(shí)現(xiàn)數(shù)字音頻廣播(DAB)的基帶信號(hào)處理,這要...
Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品 ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對(duì)初學(xué)者來(lái)說(shuō),新的約束語(yǔ)言...
LX110T的板子上跑demo的時(shí)候遇到的一些錯(cuò)誤的解決辦法總結(jié)
.前一段時(shí)間在玩xilinx送我在跑XUPV5-LX110T,首先跑xilinx給出的XUPV5-LX110T的demo設(shè)計(jì),結(jié)果發(fā)現(xiàn)遇到了一些錯(cuò)誤但是...
系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求,對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對(duì)大家有所幫助。后續(xù)會(huì)陸續(xù)更新 Xilinx 的 Vivado、ISE 及...
xilinx的LUT是**4輸入1輸出的** **RAM** ,也就是4根地址線的,一根數(shù)據(jù)線的RAM,并且I1是高地址位,I4是低地址位,樣子參考下圖...
2023-03-21 標(biāo)簽:RAMXilinx數(shù)據(jù)線 2.3k 0
基于米爾MPSOC開發(fā)板的hello world設(shè)計(jì)
Xilinx新一代 SOC,Zynq UltraScale+ MPSOC系列性能強(qiáng)悍無(wú)比,相比ZYNQ 7000系列每瓦性能提升5倍,作為一 名電子發(fā)燒...
最近在做一個(gè)GUI的項(xiàng)目,想試著用FPGA實(shí)現(xiàn)一個(gè)簡(jiǎn)單的GUI。硬件基本模塊和整個(gè)硬件系統(tǒng)已經(jīng)完成設(shè)計(jì),但是軟件程序上還處在調(diào)試階段,由于程序比較大,F(xiàn)...
約束文件是FPGA設(shè)計(jì)中不可或缺的源文件。那么如何管理好約束文件呢? 到底設(shè)置幾個(gè)約束文件? 通常情況下,設(shè)計(jì)中的約束包括時(shí)序約束和物理約束。前者包括時(shí)...
基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記
引言:從本文開始,我們介紹下項(xiàng)目中設(shè)計(jì)的并行LVDS高速DAC接口設(shè)計(jì),包括DAC與FPGA硬件接口設(shè)計(jì)、軟件設(shè)計(jì)等。項(xiàng)目設(shè)計(jì)高速DAC采用了ADI公司...
用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程
今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列:用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。
筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目,整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右,有點(diǎn)過(guò)高了,功耗過(guò)高則會(huì)造成發(fā)熱量增大,溫度高最常見的問題就...
基于Xilinx FPGA用于ASIC前端驗(yàn)證的問題總結(jié)
FPGA本身是有專門的時(shí)鐘cell的,以xilinx FPGA為例,就是primitive庫(kù)中的BUFG。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |